Attributes | Values |
---|
rdf:type
| |
Description
| - Příspěvek popisuje motivaci, cíle a postupy studenta při zadávání a řešení disertační práce. Cílem by měla být metodologie návrhu číslicového systému s předem danými a volitelnými spolehlivostními parametry. Tento princip bude využit a testován při tvorbě zabezpečovacího zařízení pro železniční stanici. Tato aplikace vyžaduje vysokou spolehlivost funkčních bloků. V úvodu práce je popsáno, proč se autor bude zabývat tímto tématem a jaký je jeho smysl. Dále je uvedeno, jakým směrem bude práce postupovat a jaký je očekáván výsledek. V závěru je shrnut přínos této činnosti pro obecné využití.
- Příspěvek popisuje motivaci, cíle a postupy studenta při zadávání a řešení disertační práce. Cílem by měla být metodologie návrhu číslicového systému s předem danými a volitelnými spolehlivostními parametry. Tento princip bude využit a testován při tvorbě zabezpečovacího zařízení pro železniční stanici. Tato aplikace vyžaduje vysokou spolehlivost funkčních bloků. V úvodu práce je popsáno, proč se autor bude zabývat tímto tématem a jaký je jeho smysl. Dále je uvedeno, jakým směrem bude práce postupovat a jaký je očekáván výsledek. V závěru je shrnut přínos této činnosti pro obecné využití. (en)
- Příspěvek popisuje motivaci, cíle a postupy studenta při zadávání a řešení disertační práce. Cílem by měla být metodologie návrhu číslicového systému s předem danými a volitelnými spolehlivostními parametry. Tento princip bude využit a testován při tvorbě zabezpečovacího zařízení pro železniční stanici. Tato aplikace vyžaduje vysokou spolehlivost funkčních bloků. V úvodu práce je popsáno, proč se autor bude zabývat tímto tématem a jaký je jeho smysl. Dále je uvedeno, jakým směrem bude práce postupovat a jaký je očekáván výsledek. V závěru je shrnut přínos této činnosti pro obecné využití. (cs)
|
Title
| - Návrh obvodů s volitelnou úrovní spolehlivosti na bázi FPGA
- Návrh obvodů s volitelnou úrovní spolehlivosti na bázi FPGA (en)
- Návrh obvodů s volitelnou úrovní spolehlivosti na bázi FPGA (cs)
|
skos:prefLabel
| - Návrh obvodů s volitelnou úrovní spolehlivosti na bázi FPGA
- Návrh obvodů s volitelnou úrovní spolehlivosti na bázi FPGA (en)
- Návrh obvodů s volitelnou úrovní spolehlivosti na bázi FPGA (cs)
|
skos:notation
| - RIV/68407700:21240/10:00171384!RIV11-GA0-21240___
|
http://linked.open...avai/riv/aktivita
| |
http://linked.open...avai/riv/aktivity
| - P(GA102/09/1668), S, Z(MSM6840770014)
|
http://linked.open...vai/riv/dodaniDat
| |
http://linked.open...aciTvurceVysledku
| |
http://linked.open.../riv/druhVysledku
| |
http://linked.open...iv/duvernostUdaju
| |
http://linked.open...titaPredkladatele
| |
http://linked.open...dnocenehoVysledku
| |
http://linked.open...ai/riv/idVysledku
| - RIV/68407700:21240/10:00171384
|
http://linked.open...riv/jazykVysledku
| |
http://linked.open.../riv/klicovaSlova
| - FPGA; SEU; railway station; safe device (en)
|
http://linked.open.../riv/klicoveSlovo
| |
http://linked.open...ontrolniKodProRIV
| |
http://linked.open...v/mistoKonaniAkce
| |
http://linked.open...i/riv/mistoVydani
| |
http://linked.open...i/riv/nazevZdroje
| - Počítačové architektury & diagnostika
|
http://linked.open...in/vavai/riv/obor
| |
http://linked.open...ichTvurcuVysledku
| |
http://linked.open...cetTvurcuVysledku
| |
http://linked.open...vavai/riv/projekt
| |
http://linked.open...UplatneniVysledku
| |
http://linked.open...iv/tvurceVysledku
| |
http://linked.open...vavai/riv/typAkce
| |
http://linked.open.../riv/zahajeniAkce
| |
http://linked.open...n/vavai/riv/zamer
| |
number of pages
| |
http://purl.org/ne...btex#hasPublisher
| - Vysoké učení technické v Brně
|
https://schema.org/isbn
| |
http://localhost/t...ganizacniJednotka
| |
is http://linked.open...avai/riv/vysledek
of | |