About: Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
Description	Příspěvek charakterizuje motivaci, cíle a dosavadní výsledky studenta při řešení jeho disertační práce. Jako první jsou popsány mezní etapy v návrhu metodologie pro konstrukci odolných architektur s různou úrovní diagnostiky založených na obvodech FPGA. Dále je popsáno, jak lze zlepšit spolehlivostní parametry u architektur odolných proti poruchám doplněných o hlídací obvody oproti systému TMR a duplex. Pro určení spolehlivosti jsou využity Markovské spolehlivostní modely. Srovnání všech sledovaných parametrů pro odolné architektury je diskutováno. V závěru je popsán další směr výzkumu a jsou shrnuty cíle disertační práce. Příspěvek charakterizuje motivaci, cíle a dosavadní výsledky studenta při řešení jeho disertační práce. Jako první jsou popsány mezní etapy v návrhu metodologie pro konstrukci odolných architektur s různou úrovní diagnostiky založených na obvodech FPGA. Dále je popsáno, jak lze zlepšit spolehlivostní parametry u architektur odolných proti poruchám doplněných o hlídací obvody oproti systému TMR a duplex. Pro určení spolehlivosti jsou využity Markovské spolehlivostní modely. Srovnání všech sledovaných parametrů pro odolné architektury je diskutováno. V závěru je popsán další směr výzkumu a jsou shrnuty cíle disertační práce. (en) Příspěvek charakterizuje motivaci, cíle a dosavadní výsledky studenta při řešení jeho disertační práce. Jako první jsou popsány mezní etapy v návrhu metodologie pro konstrukci odolných architektur s různou úrovní diagnostiky založených na obvodech FPGA. Dále je popsáno, jak lze zlepšit spolehlivostní parametry u architektur odolných proti poruchám doplněných o hlídací obvody oproti systému TMR a duplex. Pro určení spolehlivosti jsou využity Markovské spolehlivostní modely. Srovnání všech sledovaných parametrů pro odolné architektury je diskutováno. V závěru je popsán další směr výzkumu a jsou shrnuty cíle disertační práce. (cs)
Title	Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA (en) Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA (cs)
skos:prefLabel	Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA (en) Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA (cs)
skos:notation	RIV/00216305:26230/09:PU82652!RIV11-GA0-26230___
http://linked.open...avai/riv/aktivita	P Z
http://linked.open...avai/riv/aktivity	P(GA102/09/1668), P(GD102/09/H042), Z(MSM0021630528)
http://linked.open...vai/riv/dodaniDat	2011
http://linked.open...aciTvurceVysledku	Straka, Martin
http://linked.open.../riv/druhVysledku	D - Článek ve sborníku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Vysoké učení technické v Brně / Fakulta informačních technologií
http://linked.open...dnocenehoVysledku	325945
http://linked.open...ai/riv/idVysledku	RIV/00216305:26230/09:PU82652
http://linked.open...riv/jazykVysledku	cze - čeština
http://linked.open.../riv/klicovaSlova	systém odolný proti poruchám, spolehlivost, hlídací obvod, architektura, spolehlivostní model, TMR, duplex, FPGA, VHDL (en)
http://linked.open.../riv/klicoveSlovo	VHDL FPGA TMR spolehlivost duplex hlídací obvod systém odolný proti poruchám spolehlivostní model architektura
http://linked.open...ontrolniKodProRIV	[0E48627130C6]
http://linked.open...v/mistoKonaniAkce	Hejnice
http://linked.open...i/riv/mistoVydani	Zlin
http://linked.open...i/riv/nazevZdroje	Počítačové architektury a diagnostika 2009
http://linked.open...in/vavai/riv/obor	JC
http://linked.open...ichTvurcuVysledku	1 (xsd:int)
http://linked.open...cetTvurcuVysledku	1 (xsd:int)
http://linked.open...vavai/riv/projekt	SoC circuits reliability and availability improvement Mathematical and Engineering Approaches to Developing Reliable and Secure Concurrent and Distributed Computer Systems
http://linked.open...UplatneniVysledku	2009
http://linked.open...iv/tvurceVysledku	Straka, Martin
http://linked.open...vavai/riv/typAkce	CST - Celostátní
http://linked.open.../riv/zahajeniAkce	2008-09-15 (xsd:date)
http://linked.open...n/vavai/riv/zamer	Výzkum informačních technologií z hlediska bezpečnosti
number of pages	6 (xsd:int)
http://purl.org/ne...btex#hasPublisher	Univerzita Tomáše Bati ve Zlíně
https://schema.org/isbn	978-80-7318-847-4
http://localhost/t...ganizacniJednotka	26230
is http://linked.open...avai/riv/vysledek of	Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA Metodologie návrhu obvodů se zvýšenou spolehlivostí založených na FPGA

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 58 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software