"RIV/00216305:26230/10:PU89566!RIV11-GA0-26230___" . "P\u0159\u00EDsp\u011Bvek charakterizuje v\u00FDsledky studenta za posledn\u00ED obdob\u00ED a nasti\u0148uje pravd\u011Bpodobnou strukturu diserta\u010Dn\u00ED pr\u00E1ce a jej\u00ED c\u00EDle. Nejprve jsou pops\u00E1ny mezn\u00ED etapy v n\u00E1vrhu metodiky pro konstrukci odoln\u00FDch syst\u00E9m\u016F s r\u016Fznou \u00FArovn\u00ED diagnostiky zalo\u017Een\u00FDch na obvodech FPGA. N\u00E1sledn\u011B je pops\u00E1na referen\u010Dn\u00ED struktura odoln\u00E9ho syst\u00E9mu v FPGA, kde je vyu\u017Eito princip\u016F \u010D\u00E1ste\u010Dn\u00E9 dynamick\u00E9 rekonfigurace pro obnovu t\u011Bch \u010D\u00E1st\u00ED syst\u00E9mu, je\u017E vykazuj\u00ED poruchu. P\u0159edstaven je tak\u00E9 zp\u016Fsob \u0159\u00EDzen\u00ED rekonfigura\u010Dn\u00EDho procesu spolu s probl\u00E9my, kter\u00E9 je nutno \u0159e\u0161it po rekonfiguraci. Experimenty s metodikou a ov\u011B\u0159en\u00ED funk\u010Dnosti referen\u010Dn\u00ED struktury na v\u00FDvojov\u00E9 desce ML506 s Virtex5 pro re\u00E1ln\u00E9 \u010D\u00EDslicov\u00E9 syst\u00E9my jsou takt\u00E9\u017E pops\u00E1ny v tomto p\u0159\u00EDsp\u011Bvku."@cs . "Metodika pro n\u00E1vrh \u010D\u00EDslicov\u00FDch syst\u00E9m\u016F se zv\u00FD\u0161enou spolehlivost\u00ED v obvodech FPGA"@en . "P\u0159\u00EDsp\u011Bvek charakterizuje v\u00FDsledky studenta za posledn\u00ED obdob\u00ED a nasti\u0148uje pravd\u011Bpodobnou strukturu diserta\u010Dn\u00ED pr\u00E1ce a jej\u00ED c\u00EDle. Nejprve jsou pops\u00E1ny mezn\u00ED etapy v n\u00E1vrhu metodiky pro konstrukci odoln\u00FDch syst\u00E9m\u016F s r\u016Fznou \u00FArovn\u00ED diagnostiky zalo\u017Een\u00FDch na obvodech FPGA. N\u00E1sledn\u011B je pops\u00E1na referen\u010Dn\u00ED struktura odoln\u00E9ho syst\u00E9mu v FPGA, kde je vyu\u017Eito princip\u016F \u010D\u00E1ste\u010Dn\u00E9 dynamick\u00E9 rekonfigurace pro obnovu t\u011Bch \u010D\u00E1st\u00ED syst\u00E9mu, je\u017E vykazuj\u00ED poruchu. P\u0159edstaven je tak\u00E9 zp\u016Fsob \u0159\u00EDzen\u00ED rekonfigura\u010Dn\u00EDho procesu spolu s probl\u00E9my, kter\u00E9 je nutno \u0159e\u0161it po rekonfiguraci. Experimenty s metodikou a ov\u011B\u0159en\u00ED funk\u010Dnosti referen\u010Dn\u00ED struktury na v\u00FDvojov\u00E9 desce ML506 s Virtex5 pro re\u00E1ln\u00E9 \u010D\u00EDslicov\u00E9 syst\u00E9my jsou takt\u00E9\u017E pops\u00E1ny v tomto p\u0159\u00EDsp\u011Bvku." . . "270891" . . "Brno" . . "Vysok\u00E9 u\u010Den\u00ED technick\u00E9 v Brn\u011B. Fakulta informa\u010Dn\u00EDch technologi\u00ED" . . "P\u0159\u00EDsp\u011Bvek charakterizuje v\u00FDsledky studenta za posledn\u00ED obdob\u00ED a nasti\u0148uje pravd\u011Bpodobnou strukturu diserta\u010Dn\u00ED pr\u00E1ce a jej\u00ED c\u00EDle. Nejprve jsou pops\u00E1ny mezn\u00ED etapy v n\u00E1vrhu metodiky pro konstrukci odoln\u00FDch syst\u00E9m\u016F s r\u016Fznou \u00FArovn\u00ED diagnostiky zalo\u017Een\u00FDch na obvodech FPGA. N\u00E1sledn\u011B je pops\u00E1na referen\u010Dn\u00ED struktura odoln\u00E9ho syst\u00E9mu v FPGA, kde je vyu\u017Eito princip\u016F \u010D\u00E1ste\u010Dn\u00E9 dynamick\u00E9 rekonfigurace pro obnovu t\u011Bch \u010D\u00E1st\u00ED syst\u00E9mu, je\u017E vykazuj\u00ED poruchu. P\u0159edstaven je tak\u00E9 zp\u016Fsob \u0159\u00EDzen\u00ED rekonfigura\u010Dn\u00EDho procesu spolu s probl\u00E9my, kter\u00E9 je nutno \u0159e\u0161it po rekonfiguraci. Experimenty s metodikou a ov\u011B\u0159en\u00ED funk\u010Dnosti referen\u010Dn\u00ED struktury na v\u00FDvojov\u00E9 desce ML506 s Virtex5 pro re\u00E1ln\u00E9 \u010D\u00EDslicov\u00E9 syst\u00E9my jsou takt\u00E9\u017E pops\u00E1ny v tomto p\u0159\u00EDsp\u011Bvku."@en . . . "\u010Ce\u0161kovice" . . . . . "6"^^ . "P(GA102/09/1668), P(GD102/09/H042), S, Z(MSM0021630528)" . . . "Metodika pro n\u00E1vrh \u010D\u00EDslicov\u00FDch syst\u00E9m\u016F se zv\u00FD\u0161enou spolehlivost\u00ED v obvodech FPGA" . "26230" . . "spolehlivost, syst\u00E9m odoln\u00FD proti poruch\u00E1m, hl\u00EDdac\u00ED obvod, architektura, TMR, rekonfigurace, FPGA"@en . . . "Po\u010D\u00EDta\u010Dov\u00E9 architektury a diagnostika 2010" . . "Metodika pro n\u00E1vrh \u010D\u00EDslicov\u00FDch syst\u00E9m\u016F se zv\u00FD\u0161enou spolehlivost\u00ED v obvodech FPGA"@cs . "[A8DCE15F3845]" . . . "1"^^ . "Metodika pro n\u00E1vrh \u010D\u00EDslicov\u00FDch syst\u00E9m\u016F se zv\u00FD\u0161enou spolehlivost\u00ED v obvodech FPGA"@en . "RIV/00216305:26230/10:PU89566" . "Metodika pro n\u00E1vrh \u010D\u00EDslicov\u00FDch syst\u00E9m\u016F se zv\u00FD\u0161enou spolehlivost\u00ED v obvodech FPGA" . . . "2010-09-13+02:00"^^ . "978-80-214-4140-8" . . "1"^^ . . . . "Metodika pro n\u00E1vrh \u010D\u00EDslicov\u00FDch syst\u00E9m\u016F se zv\u00FD\u0161enou spolehlivost\u00ED v obvodech FPGA"@cs . "Straka, Martin" .