This HTML5 document contains 47 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dctermshttp://purl.org/dc/terms/
n20http://localhost/temp/predkladatel/
n15http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n12http://linked.opendata.cz/resource/domain/vavai/subjekt/
n11http://linked.opendata.cz/ontology/domain/vavai/
n14http://linked.opendata.cz/resource/domain/vavai/zamer/
skoshttp://www.w3.org/2004/02/skos/core#
rdfshttp://www.w3.org/2000/01/rdf-schema#
n4http://linked.opendata.cz/ontology/domain/vavai/riv/
n18http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F68407700%3A21240%2F12%3A00191564%21RIV13-MSM-21240___/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n10http://linked.opendata.cz/ontology/domain/vavai/riv/vyuzitiJinymSubjektem/
n6http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n16http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n19http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n17http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n13http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n9http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n7http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F68407700%3A21240%2F12%3A00191564%21RIV13-MSM-21240___
rdf:type
n11:Vysledek skos:Concept
rdfs:seeAlso
http://ddd.fit.cvut.cz/
dcterms:description
Procesorové jádro implementuje proudové zpracování instrukcí v 5 stupních - IF, ID, MEM, EX, WB. Ačkoli jména jednotlivých stupňů jsou podobná standardní 5-stupňové celočíselné RISC pipeline (např. DLX, MIPS), pořadí stupňů a jejich vnitřní funkce je odlišná. Procesorové jádro je napsáno ve VHDL, je snadno přenositelné a rozšiřitelné a přizpůsobitelné pro konkrétní implementaci v FPGA. ADOP soft-core implements 5 stage pipe-line - IF, ID, MEM, EX, WB - with different internal functions version Rev3. ADOP soft core is created in synthesible VHDL. The concrete implementation for different types of FPGA is straightforward. Procesorové jádro implementuje proudové zpracování instrukcí v 5 stupních - IF, ID, MEM, EX, WB. Ačkoli jména jednotlivých stupňů jsou podobná standardní 5-stupňové celočíselné RISC pipeline (např. DLX, MIPS), pořadí stupňů a jejich vnitřní funkce je odlišná. Procesorové jádro je napsáno ve VHDL, je snadno přenositelné a rozšiřitelné a přizpůsobitelné pro konkrétní implementaci v FPGA.
dcterms:title
Softwarové jádro procesoru ADOP Softwarové jádro procesoru ADOP ADOP Soft-Core
skos:prefLabel
ADOP Soft-Core Softwarové jádro procesoru ADOP Softwarové jádro procesoru ADOP
skos:notation
RIV/68407700:21240/12:00191564!RIV13-MSM-21240___
n11:predkladatel
n12:orjk%3A21240
n4:aktivita
n17:Z
n4:aktivity
Z(MSM6840770014)
n4:dodaniDat
n7:2013
n4:domaciTvurceVysledku
n15:9128107 n15:7140827 n15:6979491
n4:druhVysledku
n13:R
n4:duvernostUdaju
n16:S
n4:ekonomickeParametry
SW je vyvinutý pro výukové účely, ale je použitelný jako standardní procesorové jádro.
n4:entitaPredkladatele
n18:predkladatel
n4:idSjednocenehoVysledku
169049
n4:idVysledku
RIV/68407700:21240/12:00191564
n4:interniIdentifikace
ADOP-VHDL soft-core
n4:jazykVysledku
n19:cze
n4:klicovaSlova
procesor; pipe-lining; soft-core; programmable hardware; FPGA
n4:klicoveSlovo
n6:FPGA n6:procesor n6:programmable%20hardware n6:pipe-lining n6:soft-core
n4:kontrolniKodProRIV
[FB2641DDDFA9]
n4:obor
n9:JC
n4:pocetDomacichTvurcuVysledku
3
n4:pocetTvurcuVysledku
3
n4:rokUplatneniVysledku
n7:2012
n4:technickeParametry
Software. Ziskání: KČN, FIT ČVUT v Praze. Vlastníkem výsledku je ČVUT v Praze, IČ 68407700.
n4:tvurceVysledku
Kubátová, Hana Novotný, Martin Bečvář, Miloš
n4:vlastnik
n18:vlastnikVysledku
n4:vyuzitiJinymSubjektem
n10:N
n4:zamer
n14:MSM6840770014
n20:organizacniJednotka
21240