This HTML5 document contains 42 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dctermshttp://purl.org/dc/terms/
n16http://localhost/temp/predkladatel/
n11http://linked.opendata.cz/resource/domain/vavai/projekt/
n7http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n17http://linked.opendata.cz/ontology/domain/vavai/riv/podDruhVysledku/
n9http://linked.opendata.cz/ontology/domain/vavai/
n4http://linked.opendata.cz/ontology/domain/vavai/riv/
skoshttp://www.w3.org/2004/02/skos/core#
n13http://linked.opendata.cz/ontology/domain/vavai/riv/licencniPoplatek/
n10http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F68407700%3A21240%2F09%3A00165712%21RIV10-GA0-21240___/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n19http://linked.opendata.cz/ontology/domain/vavai/riv/kategorie/
n18http://linked.opendata.cz/ontology/domain/vavai/riv/vyuzitiJinymSubjektem/
n14http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n5http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n20http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n8http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n15http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n12http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F68407700%3A21240%2F09%3A00165712%21RIV10-GA0-21240___
rdf:type
n9:Vysledek skos:Concept
dcterms:description
This paper describes design and detail analysis of fast and relatively cheap logic analyzer. Achieved parameters of outcome product are sampling rate at 100MHz for 32 bits wide measuring port. Measuring and data collection is realized in dedicated hardware, powered by FPGA Virtex-4. Control and data interpretation is realized as a software solution on PC platform for Windows XP operating system. Interface between dedicated hardware and PC software application is via fast USB 2.0 interface. Main parts of work are foremost design of fast USB 2.0 interface framework, DDR interface solution and gain experience in extensive VHLD design especially in EDK tool from Xilinx. Tato práce obsahuje návrh a podrobnou analýzu rychlého a relativně levného logického analyzátoru. Parametry výsledného produktu jsou vzorkovací frekvence 100MHz pro 32 bitový měřící port. Měření a sběr dat je řešen dedikovaným hardwarem založeným na FPGA obvodu Virtex-4. Ovládání a interpretace dat pak je řešena softwarově na platformě PC v operačním systému Windows XP. Interface mezi měřícím zařízením a PC je realizován rychlou sběrnicí USB 2.0. Stěžejní části práce jsou především rychlé USB 2.0 rozhraní, rozhraní k DDR pamětem a získání zkušeností v navrhování komplexních zařízení pomocí jazyka VHDL a prostředí EDK od firmy Xilinx. Logický analyzátor je určen pro potřebý analýzy duplexního systému založeného na FPGA obvodech. Systém slouží ke zvyšování spolehlivostních parametrů. Tato práce obsahuje návrh a podrobnou analýzu rychlého a relativně levného logického analyzátoru. Parametry výsledného produktu jsou vzorkovací frekvence 100MHz pro 32 bitový měřící port. Měření a sběr dat je řešen dedikovaným hardwarem založeným na FPGA obvodu Virtex-4. Ovládání a interpretace dat pak je řešena softwarově na platformě PC v operačním systému Windows XP. Interface mezi měřícím zařízením a PC je realizován rychlou sběrnicí USB 2.0. Stěžejní části práce jsou především rychlé USB 2.0 rozhraní, rozhraní k DDR pamětem a získání zkušeností v navrhování komplexních zařízení pomocí jazyka VHDL a prostředí EDK od firmy Xilinx. Logický analyzátor je určen pro potřebý analýzy duplexního systému založeného na FPGA obvodech. Systém slouží ke zvyšování spolehlivostních parametrů.
dcterms:title
USB Logický Analyzátor USB Logic Analyzer USB Logický Analyzátor
skos:prefLabel
USB Logický Analyzátor USB Logic Analyzer USB Logický Analyzátor
skos:notation
RIV/68407700:21240/09:00165712!RIV10-GA0-21240___
n4:aktivita
n20:P
n4:aktivity
P(GA102/09/1668)
n4:dodaniDat
n12:2010
n4:domaciTvurceVysledku
n7:7205651
n4:druhVysledku
n17:G%2FB
n4:duvernostUdaju
n5:S
n4:ekonomickeParametry
1000CZK, (v ceně není zahrnuta vývojová deska ML402)
n4:entitaPredkladatele
n10:predkladatel
n4:idSjednocenehoVysledku
347857
n4:idVysledku
RIV/68407700:21240/09:00165712
n4:interniIdentifikace
2009-xkubalik-Bernatik
n4:jazykVysledku
n8:cze
n4:kategorie
n19:A
n4:klicovaSlova
FPGA; USB; Logic analyzer
n4:klicoveSlovo
n14:USB n14:Logic%20analyzer n14:FPGA
n4:kontrolniKodProRIV
[E9FF672881BD]
n4:licencniPoplatek
n13:Z
n4:lokalizaceVysledku
ČVUT FIT
n4:obor
n15:JC
n4:pocetDomacichTvurcuVysledku
1
n4:pocetTvurcuVysledku
2
n4:projekt
n11:GA102%2F09%2F1668
n4:rokUplatneniVysledku
n12:2009
n4:technickeParametry
20x50 mm, 50g
n4:tvurceVysledku
Kubalík, Pavel
n4:vlastnik
n10:vlastnikVysledku
n4:vyuzitiJinymSubjektem
n18:P
n16:organizacniJednotka
21240