This HTML5 document contains 43 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dctermshttp://purl.org/dc/terms/
n20http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F68407700%3A21240%2F08%3A00165723%21RIV11-MSM-21240___/
n18http://localhost/temp/predkladatel/
n6http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n19http://linked.opendata.cz/ontology/domain/vavai/
n11http://linked.opendata.cz/ontology/domain/vavai/riv/podDruhVysledku/
n13http://linked.opendata.cz/resource/domain/vavai/zamer/
skoshttp://www.w3.org/2004/02/skos/core#
n3http://linked.opendata.cz/ontology/domain/vavai/riv/
n10http://linked.opendata.cz/ontology/domain/vavai/riv/licencniPoplatek/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n15http://linked.opendata.cz/ontology/domain/vavai/riv/kategorie/
n12http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n9http://linked.opendata.cz/ontology/domain/vavai/riv/vyuzitiJinymSubjektem/
n16http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n17http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n5http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n14http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n4http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F68407700%3A21240%2F08%3A00165723%21RIV11-MSM-21240___
rdf:type
n19:Vysledek skos:Concept
dcterms:description
Tématem této práce je návrh a realizace levného jednokanálového 50MHz digitálního osciloskopu, postaveného s pomocí desky Starter board s obvodem Spartan3A(3E). Pro převod dat je navrhnut a postaven modul s převodníkem, který lze připojit k desce s FPGA. Pomocí desky Starter board jsou naměřená data zobrazována přímo na monitor, dále tato deska obstarává ovládání modulu pomocí počítačové myši. Ovládání a komunikace s některými periferiemi je realizována pomocí embedded procesoru microblaze a dostupných IP core. Pro zobrazování a příjem dat je vytvořeno uživatelské IP core. Osciloskop je určen pro potřebý analýzy duplexního systému založeného na FPGA obvodech. Systém slouží ke zvyšování spolehlivostních parametrů. Topis of this thesis is proposal and realization of cheap one-channel 500Mhz digital osciloscope. The osciloscope is realized on Spartan3A(3E) Starter Board. For data conversion is proposed and realized module with convertor which can be connected to board with FPGA. Showing of measured data and controlling the module by computer mouse is realized with Starter board. Controlling and communication with some periferies is realized by embedded microprocesor microblaze and available IP cores. For showing and recieving of data is designed user IP core. Tématem této práce je návrh a realizace levného jednokanálového 50MHz digitálního osciloskopu, postaveného s pomocí desky Starter board s obvodem Spartan3A(3E). Pro převod dat je navrhnut a postaven modul s převodníkem, který lze připojit k desce s FPGA. Pomocí desky Starter board jsou naměřená data zobrazována přímo na monitor, dále tato deska obstarává ovládání modulu pomocí počítačové myši. Ovládání a komunikace s některými periferiemi je realizována pomocí embedded procesoru microblaze a dostupných IP core. Pro zobrazování a příjem dat je vytvořeno uživatelské IP core. Osciloskop je určen pro potřebý analýzy duplexního systému založeného na FPGA obvodech. Systém slouží ke zvyšování spolehlivostních parametrů.
dcterms:title
Rychlý osciloskop postavený s pomocí FPGA High speed scope based on FPGA Rychlý osciloskop postavený s pomocí FPGA
skos:prefLabel
High speed scope based on FPGA Rychlý osciloskop postavený s pomocí FPGA Rychlý osciloskop postavený s pomocí FPGA
skos:notation
RIV/68407700:21240/08:00165723!RIV11-MSM-21240___
n3:aktivita
n17:Z
n3:aktivity
Z(MSM6840770014)
n3:dodaniDat
n4:2011
n3:domaciTvurceVysledku
n6:7205651
n3:druhVysledku
n11:G%2FB
n3:duvernostUdaju
n16:S
n3:ekonomickeParametry
5665,- CZK
n3:entitaPredkladatele
n20:predkladatel
n3:idSjednocenehoVysledku
393640
n3:idVysledku
RIV/68407700:21240/08:00165723
n3:interniIdentifikace
2008-xkubalik-borecky
n3:jazykVysledku
n5:cze
n3:kategorie
n15:A
n3:klicovaSlova
FPGA; osciloscop; high speed
n3:klicoveSlovo
n12:FPGA n12:osciloscop n12:high%20speed
n3:kontrolniKodProRIV
[D44AA920A256]
n3:licencniPoplatek
n10:Z
n3:lokalizaceVysledku
ČVUT FIT
n3:obor
n14:JC
n3:pocetDomacichTvurcuVysledku
1
n3:pocetTvurcuVysledku
2
n3:rokUplatneniVysledku
n4:2008
n3:technickeParametry
80x50mm. Vlastníkem výsledku je ČVUT v Praze, IČ 68407700.
n3:tvurceVysledku
Kubalík, Pavel Borecký, Jaroslav
n3:vlastnik
n20:vlastnikVysledku
n3:vyuzitiJinymSubjektem
n9:P
n3:zamer
n13:MSM6840770014
n18:organizacniJednotka
21240