This HTML5 document contains 49 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n22http://linked.opendata.cz/ontology/domain/vavai/riv/typAkce/
dctermshttp://purl.org/dc/terms/
n18http://purl.org/net/nknouf/ns/bibtex#
n8http://localhost/temp/predkladatel/
n7http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n6http://linked.opendata.cz/resource/domain/vavai/projekt/
n10http://linked.opendata.cz/ontology/domain/vavai/
n20https://schema.org/
n14http://linked.opendata.cz/resource/domain/vavai/zamer/
shttp://schema.org/
n5http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F68407700%3A21230%2F05%3A03109949%21RIV06-GA0-21230___/
skoshttp://www.w3.org/2004/02/skos/core#
n3http://linked.opendata.cz/ontology/domain/vavai/riv/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n11http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n19http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n21http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n13http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n12http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n9http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n17http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F68407700%3A21230%2F05%3A03109949%21RIV06-GA0-21230___
rdf:type
n10:Vysledek skos:Concept
dcterms:description
Zpětná logická simulace, zpětné odvození vstupních vektorů kombinačního obvodu založené na znalosti výstupních vektorů pomocí HW. Simulační proces je popsán v jazyku VHDL. Backward logic simulation, the input vectors derivation of a combinational logic circuit based on output vectors knowledge by HW. A simulation process is described in VHDL. Zpětná logická simulace, zpětné odvození vstupních vektorů kombinačního obvodu založené na znalosti výstupních vektorů pomocí HW. Simulační proces je popsán v jazyku VHDL.
dcterms:title
A Logic Simulation for the Input Vectors Derivation of a Combinational Logic Circuit by HW Zpětná logická simulace pro odvození vstupních vektorů kombinačního obvodu pomocí HW Zpětná logická simulace pro odvození vstupních vektorů kombinačního obvodu pomocí HW
skos:prefLabel
A Logic Simulation for the Input Vectors Derivation of a Combinational Logic Circuit by HW Zpětná logická simulace pro odvození vstupních vektorů kombinačního obvodu pomocí HW Zpětná logická simulace pro odvození vstupních vektorů kombinačního obvodu pomocí HW
skos:notation
RIV/68407700:21230/05:03109949!RIV06-GA0-21230___
n3:strany
215 ; 220
n3:aktivita
n13:P n13:Z
n3:aktivity
P(GA102/04/2137), Z(MSM6840770014)
n3:dodaniDat
n17:2006
n3:domaciTvurceVysledku
n7:9192832 n7:9570748
n3:druhVysledku
n9:D
n3:duvernostUdaju
n19:S
n3:entitaPredkladatele
n5:predkladatel
n3:idSjednocenehoVysledku
552448
n3:idVysledku
RIV/68407700:21230/05:03109949
n3:jazykVysledku
n21:cze
n3:klicovaSlova
backtrace; backtrack; hardware; logic simulation; synchronisation
n3:klicoveSlovo
n11:hardware n11:backtrack n11:backtrace n11:synchronisation n11:logic%20simulation
n3:kontrolniKodProRIV
[0D39CFFBCC90]
n3:mistoKonaniAkce
Přerov
n3:mistoVydani
Ostrava
n3:nazevZdroje
Proceedings of XXVII International Autumn Colloquium
n3:obor
n12:JC
n3:pocetDomacichTvurcuVysledku
2
n3:pocetTvurcuVysledku
2
n3:projekt
n6:GA102%2F04%2F2137
n3:rokUplatneniVysledku
n17:2005
n3:tvurceVysledku
Novák, Ondřej Šťáva, Martin
n3:typAkce
n22:EUR
n3:zahajeniAkce
2005-09-06+02:00
n3:zamer
n14:MSM6840770014
s:numberOfPages
6
n18:hasPublisher
MARQ
n20:isbn
80-86840-16-6
n8:organizacniJednotka
21230