This HTML5 document contains 48 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n19http://linked.opendata.cz/ontology/domain/vavai/riv/typAkce/
dctermshttp://purl.org/dc/terms/
n13http://purl.org/net/nknouf/ns/bibtex#
n12http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n8http://linked.opendata.cz/ontology/domain/vavai/
n20http://linked.opendata.cz/resource/domain/vavai/zamer/
n17https://schema.org/
shttp://schema.org/
skoshttp://www.w3.org/2004/02/skos/core#
n3http://linked.opendata.cz/ontology/domain/vavai/riv/
n18http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F67985556%3A_____%2F08%3A00313274%21RIV09-AV0-67985556/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n7http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n16http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n15http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n4http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n10http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n5http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n9http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F67985556%3A_____%2F08%3A00313274%21RIV09-AV0-67985556
rdf:type
n8:Vysledek skos:Concept
dcterms:description
Traditional design techniques for FPGAs are based on using hardware description languages, with functional and postplace-and-route simulation as a means to check design correctness and remove detected errors. With large complexity of things to be designed it is necessary to introduce new design approaches that will increase the level of abstraction while maintaining the necessary efficiency of a computation performed in hardware that we are used to today. This paper presents one such methodology that builds upon existing research in multithreading, object composability and encapsulation, partial runtime reconfiguration, and self adaptation. The methodology is based on currently available FPGA design tools. The efficiency of the methodology is evaluated on basic vector and matrix operations. Tradiční návrhové techniky pro FPGA obvody jsou založené na jazycích popisujících daný hardware a na funkcionální a postplace-and-route simulaci. Tedy na ověřování správnosti návrhu, detekci chyb a jejich následném odstranění. S rostoucí složitostí navrhovaných systémů je vhodné si uvést takové návrhové přístupy, které zvyšují úroveň abstrakce a zároveň zachovávají efektivitu navrohovaného hardwaru. Tento článek jednu takovou návrhovou metodu představuje. Je založena na výzkumu zabývajícím se více vláknovými výpočty, zapouzdřením a skládatelnosti objektů, částečné dynamické rekonfiguraci a samo adaptaci. Metodologie je založena na, v současné době, dostupných nástrojích pro návrhy v FPGA obvodech. Efektivita, touto metodou navrženého hardwaru, je doložena pomocí základních vektorových a maticových operací. Traditional design techniques for FPGAs are based on using hardware description languages, with functional and postplace-and-route simulation as a means to check design correctness and remove detected errors. With large complexity of things to be designed it is necessary to introduce new design approaches that will increase the level of abstraction while maintaining the necessary efficiency of a computation performed in hardware that we are used to today. This paper presents one such methodology that builds upon existing research in multithreading, object composability and encapsulation, partial runtime reconfiguration, and self adaptation. The methodology is based on currently available FPGA design tools. The efficiency of the methodology is evaluated on basic vector and matrix operations.
dcterms:title
Increasing the Level of Abstraction in FPGA-based Designes Zvyšování úrovně abstrakce v návrzích založených na FPGA Increasing the Level of Abstraction in FPGA-based Designes
skos:prefLabel
Increasing the Level of Abstraction in FPGA-based Designes Increasing the Level of Abstraction in FPGA-based Designes Zvyšování úrovně abstrakce v návrzích založených na FPGA
skos:notation
RIV/67985556:_____/08:00313274!RIV09-AV0-67985556
n3:aktivita
n15:Z
n3:aktivity
Z(AV0Z10750506)
n3:dodaniDat
n9:2009
n3:domaciTvurceVysledku
n12:4505514 n12:4270320 n12:6719791 n12:6386784
n3:druhVysledku
n5:D
n3:duvernostUdaju
n16:S
n3:entitaPredkladatele
n18:predkladatel
n3:idSjednocenehoVysledku
371852
n3:idVysledku
RIV/67985556:_____/08:00313274
n3:jazykVysledku
n4:eng
n3:klicovaSlova
FPGA; dataflow; floating-point
n3:klicoveSlovo
n7:dataflow n7:FPGA n7:floating-point
n3:kontrolniKodProRIV
[28638DC43319]
n3:mistoKonaniAkce
Heidelberg
n3:mistoVydani
Heidelberg
n3:nazevZdroje
International Conference on Field Programmable Logic and Applications
n3:obor
n10:JC
n3:pocetDomacichTvurcuVysledku
4
n3:pocetTvurcuVysledku
4
n3:rokUplatneniVysledku
n9:2008
n3:tvurceVysledku
Daněk, Martin Kohout, Lukáš Bartosinski, Roman Kadlec, Jiří
n3:typAkce
n19:WRD
n3:wos
000263578100001
n3:zahajeniAkce
2008-09-08+02:00
n3:zamer
n20:AV0Z10750506
s:numberOfPages
6
n13:hasPublisher
Kirchhoff Institute for Physics
n17:isbn
978-1-4244-1961-6