This HTML5 document contains 49 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n5http://linked.opendata.cz/ontology/domain/vavai/riv/typAkce/
dctermshttp://purl.org/dc/terms/
n19http://purl.org/net/nknouf/ns/bibtex#
n12http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n9http://linked.opendata.cz/resource/domain/vavai/projekt/
n21http://linked.opendata.cz/ontology/domain/vavai/
n17http://linked.opendata.cz/resource/domain/vavai/zamer/
n6https://schema.org/
n14http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F67985556%3A_____%2F07%3A00098562%21RIV08-AV0-67985556/
shttp://schema.org/
n4http://linked.opendata.cz/ontology/domain/vavai/riv/
skoshttp://www.w3.org/2004/02/skos/core#
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n8http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n20http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n11http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n7http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n18http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n16http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n13http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F67985556%3A_____%2F07%3A00098562%21RIV08-AV0-67985556
rdf:type
skos:Concept n21:Vysledek
dcterms:description
Článek se zabývá konfiguračním procesorem pro vestavný DSP/FPGA akcelerátor. Konfigurační procesor zjednodušuje, při použití předpřipravených funkčních bloků, konfiguraci akcelerátoru. Článek se zaměřuje především na parser Simulinkových modelů, jehož účelem je generovat z těchto modelů skripty pro konfigurační procesor. An embedded configuration engine for a DSP/FPGA based accelerator is considered. The engine is used to simplify configuration of the accelerator using ready-made functional blocks. A parser for Simulink models has been designed which generates scripts for the configuration engine as its output. An embedded configuration engine for a DSP/FPGA based accelerator is considered. The engine is used to simplify configuration of the accelerator using ready-made functional blocks. A parser for Simulink models has been designed which generates scripts for the configuration engine as its output.
dcterms:title
Configuration System for a DSP/FPGA-Based Embedded Accelerator Configuration System for a DSP/FPGA-Based Embedded Accelerator Konfigurační systém pro vestavěný DSP/FPGA akcelerátor
skos:prefLabel
Configuration System for a DSP/FPGA-Based Embedded Accelerator Konfigurační systém pro vestavěný DSP/FPGA akcelerátor Configuration System for a DSP/FPGA-Based Embedded Accelerator
skos:notation
RIV/67985556:_____/07:00098562!RIV08-AV0-67985556
n4:strany
1;4
n4:aktivita
n7:Z n7:P
n4:aktivity
P(1ET400750408), Z(AV0Z10750506)
n4:dodaniDat
n13:2008
n4:domaciTvurceVysledku
n12:2365030 n12:5081068
n4:druhVysledku
n16:D
n4:duvernostUdaju
n20:S
n4:entitaPredkladatele
n14:predkladatel
n4:idSjednocenehoVysledku
414774
n4:idVysledku
RIV/67985556:_____/07:00098562
n4:jazykVysledku
n11:eng
n4:klicovaSlova
video-processing; FPGA; accelerator; configuration; Simulink
n4:klicoveSlovo
n8:accelerator n8:Simulink n8:FPGA n8:configuration n8:video-processing
n4:kontrolniKodProRIV
[0FDAE4F18542]
n4:mistoKonaniAkce
Žilina
n4:mistoVydani
Žilina
n4:nazevZdroje
Digital Technologies 2007 Proceedings
n4:obor
n18:JB
n4:pocetDomacichTvurcuVysledku
2
n4:pocetTvurcuVysledku
3
n4:projekt
n9:1ET400750408
n4:rokUplatneniVysledku
n13:2007
n4:tvurceVysledku
Zuzaňák, J. Schier, Jan Kovář, Bohumil
n4:typAkce
n5:EUR
n4:zahajeniAkce
2007-11-29+01:00
n4:zamer
n17:AV0Z10750506
s:numberOfPages
4
n19:hasPublisher
Slovenská elektrotechnická spoločnosť
n6:isbn
978-80-8070-786-6