This HTML5 document contains 48 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n15http://linked.opendata.cz/ontology/domain/vavai/riv/typAkce/
dctermshttp://purl.org/dc/terms/
n9http://purl.org/net/nknouf/ns/bibtex#
n14http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n8http://linked.opendata.cz/resource/domain/vavai/projekt/
n21http://linked.opendata.cz/ontology/domain/vavai/
n13http://linked.opendata.cz/resource/domain/vavai/zamer/
n12https://schema.org/
shttp://schema.org/
skoshttp://www.w3.org/2004/02/skos/core#
n4http://linked.opendata.cz/ontology/domain/vavai/riv/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
n5http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F67985556%3A_____%2F06%3A00040204%21RIV07-AV0-67985556/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n7http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n20http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n17http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n11http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n16http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n6http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n18http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F67985556%3A_____%2F06%3A00040204%21RIV07-AV0-67985556
rdf:type
skos:Concept n21:Vysledek
dcterms:description
Částečná dynamická rekonfigurace umožňuje zvyšovat funkční hustotu návrhu, což ale vede ke složitějším metodám návrhu. Tento článek popisuje metodologii a návrhový postup pro rekonfigurovatelná zapojení z oblasti zpracování signálů a řídící techniky. Popisovaný postup začíná popisem v prostředí Matlab/Simulink, který je převeden do Handel-C a pak přeložen do VHDL a EDIFu a konfigurační informace pro FPGA obvody. Postup je předveden na příkladech. This paper describes a methodology and design flow for designs with dynamic reconfiguration in the DSP and control domain. The described design flow starts with a description an Matlab/Simulink that is converted to Handel-C and then compiled through VHDL to EDIF, and finally to FPGA configuration. The methodology and design flow are demonstrated on implementation examples with simple floating-point IP cores targetting the Atmel AT94K FPSLIC device. This paper describes a methodology and design flow for designs with dynamic reconfiguration in the DSP and control domain. The described design flow starts with a description an Matlab/Simulink that is converted to Handel-C and then compiled through VHDL to EDIF, and finally to FPGA configuration. The methodology and design flow are demonstrated on implementation examples with simple floating-point IP cores targetting the Atmel AT94K FPSLIC device.
dcterms:title
Design and verification methodology for reconfigurable designs in Atmel FPSLIC Design and verification methodology for reconfigurable designs in Atmel FPSLIC Metody návrhu a verifikace pro rekonfigurovatelné návrhy v obvodu Atmel FPSLIC
skos:prefLabel
Design and verification methodology for reconfigurable designs in Atmel FPSLIC Metody návrhu a verifikace pro rekonfigurovatelné návrhy v obvodu Atmel FPSLIC Design and verification methodology for reconfigurable designs in Atmel FPSLIC
skos:notation
RIV/67985556:_____/06:00040204!RIV07-AV0-67985556
n4:strany
79;80
n4:aktivita
n17:P n17:Z
n4:aktivity
P(GA102/04/2137), Z(AV0Z10750506)
n4:dodaniDat
n18:2007
n4:domaciTvurceVysledku
n14:4270320 n14:6386784
n4:druhVysledku
n16:D
n4:duvernostUdaju
n20:S
n4:entitaPredkladatele
n5:predkladatel
n4:idSjednocenehoVysledku
470914
n4:idVysledku
RIV/67985556:_____/06:00040204
n4:jazykVysledku
n11:eng
n4:klicovaSlova
FPGA; dynamic reconfiguration; FPSLIC; floating-point IP cores; design flow
n4:klicoveSlovo
n7:dynamic%20reconfiguration n7:FPGA n7:floating-point%20IP%20cores n7:FPSLIC n7:design%20flow
n4:kontrolniKodProRIV
[61402075F797]
n4:mistoKonaniAkce
Prague
n4:mistoVydani
Prague
n4:nazevZdroje
Proceedings of the 2006 IEEE Workshop on Design and Diagnostics of Electronic Circuits adn Systems
n4:obor
n6:JC
n4:pocetDomacichTvurcuVysledku
2
n4:pocetTvurcuVysledku
2
n4:projekt
n8:GA102%2F04%2F2137
n4:rokUplatneniVysledku
n18:2006
n4:tvurceVysledku
Daněk, Martin Kadlec, Jiří
n4:typAkce
n15:WRD
n4:zahajeniAkce
2006-04-18+02:00
n4:zamer
n13:AV0Z10750506
s:numberOfPages
2
n9:hasPublisher
České vysoké učení technické v Praze
n12:isbn
1-4244-0184-4