This HTML5 document contains 49 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n19http://linked.opendata.cz/ontology/domain/vavai/riv/typAkce/
dctermshttp://purl.org/dc/terms/
n5http://purl.org/net/nknouf/ns/bibtex#
n8http://linked.opendata.cz/resource/domain/vavai/projekt/
n4http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n21http://linked.opendata.cz/ontology/domain/vavai/
n18http://linked.opendata.cz/resource/domain/vavai/zamer/
n14https://schema.org/
shttp://schema.org/
skoshttp://www.w3.org/2004/02/skos/core#
n3http://linked.opendata.cz/ontology/domain/vavai/riv/
n15http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F67985556%3A_____%2F05%3A00026140%21RIV06-AV0-67985556/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n20http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n17http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n13http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n7http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n10http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n9http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n11http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F67985556%3A_____%2F05%3A00026140%21RIV06-AV0-67985556
rdf:type
n21:Vysledek skos:Concept
dcterms:description
A novel concept of an embedded image processing architecture is presented in the paper. This architecture is based on an interconnection of a programmable logical chip with a digital signal processor. Both these devices have characteristic that complement well each other for broad-class of data-intensive image-and video-processing tasks. For efficient utilization of such device, a multi-level configuration system is needed. The paper describes both the HW and SW architecture of the system. A novel concept of an embedded image processing architecture is presented in the paper. This architecture is based on an interconnection of a programmable logical chip with a digital signal processor. Both these devices have characteristic that complement well each other for broad-class of data-intensive image-and video-processing tasks. For efficient utilization of such device, a multi-level configuration system is needed. The paper describes both the HW and SW architecture of the system. Článek pojednává o inovativní architektuře pro zpracování obrazu, založené na propojení programovatelného logického obvodu se dignálovým procesorem. Obě tato zařízení se vzájemně doplňují svými charakteristikami, a jejich kombinace je výhodná pro řadu datově intenzivních úloh zpracování obrazu a videa. Pro efektivní využití takovéhoto zařízení je třeba vyvinout víceúrovňový konfigurační systém. V článku je popsána jak jeho hardwarová, tak softwarová architektura.
dcterms:title
Reconfigurable image processing architecture with simulink prototyping support Rekonfigurovatelná architektura pro zpracování obrazu s podporou rychlého modelování v Simulinku Reconfigurable image processing architecture with simulink prototyping support
skos:prefLabel
Reconfigurable image processing architecture with simulink prototyping support Reconfigurable image processing architecture with simulink prototyping support Rekonfigurovatelná architektura pro zpracování obrazu s podporou rychlého modelování v Simulinku
skos:notation
RIV/67985556:_____/05:00026140!RIV06-AV0-67985556
n3:strany
1;4
n3:aktivita
n13:P n13:Z
n3:aktivity
P(1ET400750408), Z(AV0Z10750506)
n3:dodaniDat
n11:2006
n3:domaciTvurceVysledku
n4:5081068 n4:2365030
n3:druhVysledku
n9:D
n3:duvernostUdaju
n17:S
n3:entitaPredkladatele
n15:predkladatel
n3:idSjednocenehoVysledku
540330
n3:idVysledku
RIV/67985556:_____/05:00026140
n3:jazykVysledku
n7:eng
n3:klicovaSlova
embedded image processing; FPGA; DSP
n3:klicoveSlovo
n20:embedded%20image%20processing n20:DSP n20:FPGA
n3:kontrolniKodProRIV
[382F75B6BF8F]
n3:mistoKonaniAkce
Praha
n3:mistoVydani
Praha
n3:nazevZdroje
Technical Computing Prague 2005. 13th Annual Conference Proceeding
n3:obor
n10:JC
n3:pocetDomacichTvurcuVysledku
2
n3:pocetTvurcuVysledku
5
n3:projekt
n8:1ET400750408
n3:rokUplatneniVysledku
n11:2005
n3:tvurceVysledku
Beran, V. Schier, Jan Zemčík, P. Herout, A. Kovář, Bohumil
n3:typAkce
n19:EUR
n3:zahajeniAkce
2005-11-15+01:00
n3:zamer
n18:AV0Z10750506
s:numberOfPages
4
n5:hasPublisher
Vysoká škola chemicko-technologická v Praze
n14:isbn
80-7080-577-3