This HTML5 document contains 39 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

Prefix	IRI
dcterms	http://purl.org/dc/terms/
n14	http://linked.opendata.cz/resource/domain/vavai/projekt/
n11	http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n16	http://linked.opendata.cz/resource/domain/vavai/subjekt/
n6	http://linked.opendata.cz/ontology/domain/vavai/
n5	http://linked.opendata.cz/ontology/domain/vavai/riv/kodPristupu/
skos	http://www.w3.org/2004/02/skos/core#
n3	http://linked.opendata.cz/ontology/domain/vavai/riv/
n2	http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdf	http://www.w3.org/1999/02/22-rdf-syntax-ns#
n10	http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F63839172%3A_____%2F11%3A00007203%21RIV12-MSM-63839172/
n8	http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n13	http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdh	http://www.w3.org/2001/XMLSchema#
n17	http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n12	http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n18	http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n4	http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n15	http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item

n2:RIV%2F63839172%3A_____%2F11%3A00007203%21RIV12-MSM-63839172

rdf:type

n6:Vysledek skos:Concept

dcterms:description

Overview of an Embedded systems for FPGA including embedded hard and soft processors, bus systems and software. Přednáška popisuje základní vlastnosti procesorů, sběrnic a software vhodných pro vytváření Embedded systému s FPGA. Přednáška popisuje základní vlastnosti procesorů, sběrnic a software vhodných pro vytváření Embedded systému s FPGA.

dcterms:title

Embedded systémy s FPGA Embedded systémy s FPGA Embedded Systems and FPGA

skos:prefLabel

Embedded systémy s FPGA Embedded systémy s FPGA Embedded Systems and FPGA

skos:notation

RIV/63839172:_____/11:00007203!RIV12-MSM-63839172

n6:predkladatel

n16:ico%3A63839172

n3:aktivita

n17:P

n3:aktivity

P(LM2010005)

n3:dodaniDat

n15:2012

n3:domaciTvurceVysledku

n11:9306293

n3:druhVysledku

n4:A

n3:duvernostUdaju

n13:S

n3:entitaPredkladatele

n10:predkladatel

n3:idSjednocenehoVysledku

197316

n3:idVysledku

RIV/63839172:_____/11:00007203

n3:jazykVysledku

n12:cze

n3:klicovaSlova

Embedded systems; FPGA; processor; bus; operating systems

n3:klicoveSlovo

n8:bus n8:FPGA n8:processor n8:Embedded%20systems n8:operating%20systems

n3:kodPristupu

n5:L

n3:kontrolniKodProRIV

[FD5633153407]

n3:mistoVydani

Praha

n3:objednatelVyzkumneZpravy

FIT ČVUT

n3:obor

n18:IN

n3:pocetDomacichTvurcuVysledku

1

n3:pocetTvurcuVysledku

1

n3:projekt

n14:LM2010005

n3:rokUplatneniVysledku

n15:2011

n3:tvurceVysledku

Žejdl, Petr