This HTML5 document contains 47 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n19http://linked.opendata.cz/ontology/domain/vavai/riv/typAkce/
dctermshttp://purl.org/dc/terms/
n20http://localhost/temp/predkladatel/
n10http://purl.org/net/nknouf/ns/bibtex#
n6http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n18http://linked.opendata.cz/ontology/domain/vavai/
n16https://schema.org/
shttp://schema.org/
skoshttp://www.w3.org/2004/02/skos/core#
n4http://linked.opendata.cz/ontology/domain/vavai/riv/
n11http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F49777513%3A23220%2F04%3A00000216%21RIV07-MSM-23220___/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n13http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n15http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n17http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n12http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n9http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n8http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n5http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F49777513%3A23220%2F04%3A00000216%21RIV07-MSM-23220___
rdf:type
skos:Concept n18:Vysledek
dcterms:description
Tato práce se zabývá vývojem generátoru trojfázového sinusového signálu. Výsledné zařízení umožňuje měnit frekvenci, amplitudu a vzájemný fázový posuv. Přímá číslicová syntéya je realizována obvodem FPGA Cyclone EP1C3. Obvod FPGA byl navržen v jazyce VHDL ve vývojovém prostředí Quartus II Web Edition. Tato práce se zabývá vývojem generátoru trojfázového sinusového signálu. Výsledné zařízení umožňuje měnit frekvenci, amplitudu a vzájemný fázový posuv. Přímá číslicová syntéya je realizována obvodem FPGA Cyclone EP1C3. Obvod FPGA byl navržen v jazyce VHDL ve vývojovém prostředí Quartus II Web Edition. This work deals with development of device for generation two three-phase sinewave systems using direct digital synthesis. This device makes changing frequency, amplitude and phase shift of three-phase systems possible. The synthesis is implemented in a FPGA device Cyclone EP1C3. FPGA design is realized in integrated development environment Quartus II Web Edition using VHDL language.
dcterms:title
FPGA implementation of genertor of two three-phase systems. Realizace generátoru dvou trojfázových soustav sinusových signálů s využitím FPGA. Realizace generátoru dvou trojfázových soustav sinusových signálů s využitím FPGA.
skos:prefLabel
FPGA implementation of genertor of two three-phase systems. Realizace generátoru dvou trojfázových soustav sinusových signálů s využitím FPGA. Realizace generátoru dvou trojfázových soustav sinusových signálů s využitím FPGA.
skos:notation
RIV/49777513:23220/04:00000216!RIV07-MSM-23220___
n4:strany
77-79
n4:aktivita
n12:S
n4:aktivity
S
n4:dodaniDat
n5:2007
n4:domaciTvurceVysledku
n6:3120651
n4:druhVysledku
n9:D
n4:duvernostUdaju
n15:S
n4:entitaPredkladatele
n11:predkladatel
n4:idSjednocenehoVysledku
583675
n4:idVysledku
RIV/49777513:23220/04:00000216
n4:jazykVysledku
n17:cze
n4:klicovaSlova
FPGA; Altera; Cyclone development module; VHDL; Quartus II; three-phase; DDS; direct digital synthesis
n4:klicoveSlovo
n13:VHDL n13:DDS n13:FPGA n13:direct%20digital%20synthesis n13:Quartus%20II n13:three-phase n13:Altera n13:Cyclone%20development%20module
n4:kontrolniKodProRIV
[E5EC71FD66F4]
n4:mistoKonaniAkce
Zámek Nečtiny
n4:mistoVydani
Plzeň
n4:nazevZdroje
Elektrotechnika a informatika 2004
n4:obor
n8:JA
n4:pocetDomacichTvurcuVysledku
1
n4:pocetTvurcuVysledku
1
n4:rokUplatneniVysledku
n5:2004
n4:tvurceVysledku
Petránková, Zuzana
n4:typAkce
n19:CST
n4:zahajeniAkce
2004-01-01+01:00
s:numberOfPages
3
n10:hasPublisher
Západočeská univerzita v Plzni
n16:isbn
80-7043-299-3
n20:organizacniJednotka
23220