This HTML5 document contains 40 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

Prefix	IRI
n7	http://linked.opendata.cz/ontology/domain/vavai/riv/typAkce/
dcterms	http://purl.org/dc/terms/
n21	http://localhost/temp/predkladatel/
n14	http://purl.org/net/nknouf/ns/bibtex#
n12	http://linked.opendata.cz/resource/domain/vavai/projekt/
n8	http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n19	http://linked.opendata.cz/ontology/domain/vavai/
n15	https://schema.org/
s	http://schema.org/
skos	http://www.w3.org/2004/02/skos/core#
n3	http://linked.opendata.cz/ontology/domain/vavai/riv/
n2	http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdf	http://www.w3.org/1999/02/22-rdf-syntax-ns#
n4	http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n18	http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdh	http://www.w3.org/2001/XMLSchema#
n16	http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F46747885%3A24220%2F08%3A%230001192%21RIV09-AV0-24220___/
n17	http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n6	http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n20	http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n11	http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n13	http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item

n2:RIV%2F46747885%3A24220%2F08%3A%230001192%21RIV09-AV0-24220___

rdf:type

n19:Vysledek skos:Concept

dcterms:description

Článek je o konceptu rekonfigurovatelné testovací architektury pro FPGA obvody. Článek je o konceptu rekonfigurovatelné testovací architektury pro FPGA obvody. The paper is about Concept of Dynamically Reconfigurable Test Archtecture for FPGA Circuits.

dcterms:title

Koncept rekonfigurovatelné testovací architektury pro FPGA obvody Koncept rekonfigurovatelné testovací architektury pro FPGA obvody Concept of Dynamically Reconfigurable Test Archtecture for FPGA Circuits

skos:prefLabel

Concept of Dynamically Reconfigurable Test Archtecture for FPGA Circuits Koncept rekonfigurovatelné testovací architektury pro FPGA obvody Koncept rekonfigurovatelné testovací architektury pro FPGA obvody

skos:notation

RIV/46747885:24220/08:#0001192!RIV09-AV0-24220___

n3:aktivita

n6:P

n3:aktivity

P(1QS108040510)

n3:dodaniDat

n13:2009

n3:domaciTvurceVysledku

n8:4412281

n3:druhVysledku

n11:D

n3:duvernostUdaju

n18:S

n3:entitaPredkladatele

n16:predkladatel

n3:idSjednocenehoVysledku

375295

n3:idVysledku

RIV/46747885:24220/08:#0001192

n3:jazykVysledku

n17:cze

n3:klicovaSlova

FPGA

n3:klicoveSlovo

n4:FPGA

n3:kontrolniKodProRIV

[2E88281C9DDE]

n3:mistoKonaniAkce

Hejnice

n3:mistoVydani

Liberec

n3:nazevZdroje

Počítačové architektury a diagnostika

n3:obor

n20:JC

n3:pocetDomacichTvurcuVysledku

1

n3:pocetTvurcuVysledku

1

n3:projekt

n12:1QS108040510

n3:rokUplatneniVysledku

n13:2008

n3:tvurceVysledku

Rozkovec, M.

n3:typAkce

n7:EUR

n3:zahajeniAkce

2008-01-01+01:00

s:numberOfPages

7

n14:hasPublisher

Technická univerzita v Liberci

n15:isbn

978-80-7372-378-1

n21:organizacniJednotka

24220