This HTML5 document contains 48 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dctermshttp://purl.org/dc/terms/
n18http://localhost/temp/predkladatel/
n5http://purl.org/net/nknouf/ns/bibtex#
n6http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n14http://linked.opendata.cz/ontology/domain/vavai/
n16https://schema.org/
n10http://linked.opendata.cz/resource/domain/vavai/zamer/
shttp://schema.org/
skoshttp://www.w3.org/2004/02/skos/core#
n3http://linked.opendata.cz/ontology/domain/vavai/riv/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n13http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F00216305%3A26230%2F08%3APU76679%21RIV10-MSM-26230___/
n8http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n20http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n9http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n4http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n17http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n15http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n12http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F00216305%3A26230%2F08%3APU76679%21RIV10-MSM-26230___
rdf:type
n14:Vysledek skos:Concept
dcterms:description
Práce se věnuje problematice analýzy testovatelnosti číslicových obvodů popsaných na úrovni megistrových přenosů. V práci je ukázáno, že je-li každý modul z knihovny modulů tvořících strukturu daného obvodu vybaven kromě <br>informace vztažené k návrhu i vhodnou diagnostickou informací, pak je možno docílit přesnějšího ohodnocení testovatelnosti daného obvodu. K popisu zmíněné informace je využit matematický model založený na tzv. koncepci virtuálních portů. Samotná metoda analýzy testovatelnosti je založena na analýze dvou orientovaných grafů představujících model toku diagnostických dat daným obvodem. Zvlášť je modelován datový tok vzorků a odezev. V závěru práce jsou <br>nastíněny možnosti uplatnění navržené metody v praxi a prezentovány experimentální výsledky dosažené aplikací této metody v několika oblastech souvisejících s automatizací návrhu pro snadnou testovatelnost. Práce se věnuje problematice analýzy testovatelnosti číslicových obvodů popsaných na úrovni megistrových přenosů. V práci je ukázáno, že je-li každý modul z knihovny modulů tvořících strukturu daného obvodu vybaven kromě <br>informace vztažené k návrhu i vhodnou diagnostickou informací, pak je možno docílit přesnějšího ohodnocení testovatelnosti daného obvodu. K popisu zmíněné informace je využit matematický model založený na tzv. koncepci virtuálních portů. Samotná metoda analýzy testovatelnosti je založena na analýze dvou orientovaných grafů představujících model toku diagnostických dat daným obvodem. Zvlášť je modelován datový tok vzorků a odezev. V závěru práce jsou <br>nastíněny možnosti uplatnění navržené metody v praxi a prezentovány experimentální výsledky dosažené aplikací této metody v několika oblastech souvisejících s automatizací návrhu pro snadnou testovatelnost. The work deals with problems related to testability analysis method applicable to regis-ter-transfer level digital circuits. It is shown if each module stored in a design library is equipped both with information related to design and information related to testing, then more accurate testability results can be achieved. A mathematical model based on so-called virtual port conception is utilized to describe the information and proposed testability analysis method. The method is based on the idea of searching two special digraphs, each of them modeling transfers of diagnostic data within circuit data path. It is important that transfers of vectors and responses are modeled separately. At the end of the work, possible applications of the method in practise are outlined together with experimental results gained by the method in several areas related to automation of design for testability process.
dcterms:title
Testability Analysis and Improvements of Register-Transfer Level Digital Circuits Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů
skos:prefLabel
Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů Testability Analysis and Improvements of Register-Transfer Level Digital Circuits Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů
skos:notation
RIV/00216305:26230/08:PU76679!RIV10-MSM-26230___
n3:aktivita
n4:Z
n3:aktivity
Z(MSM0021630528)
n3:dodaniDat
n12:2010
n3:domaciTvurceVysledku
n6:8821968
n3:druhVysledku
n15:B
n3:duvernostUdaju
n20:S
n3:entitaPredkladatele
n13:predkladatel
n3:idSjednocenehoVysledku
355996
n3:idVysledku
RIV/00216305:26230/08:PU76679
n3:jazykVysledku
n9:cze
n3:klicovaSlova
testability analysis, digital circuit, data path, graph algorithm, diagnostics, hierarchical test, design for testability, testability, transparency, register-transfer level
n3:klicoveSlovo
n8:transparency n8:digital%20circuit n8:testability n8:graph%20algorithm n8:register-transfer%20level n8:design%20for%20testability n8:hierarchical%20test n8:diagnostics n8:data%20path n8:testability%20analysis
n3:kontrolniKodProRIV
[741145F2D6FD]
n3:mistoVydani
Brno
n3:nazevEdiceCisloSvazku
NEUVEDEN
n3:nazevZdroje
Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů
n3:obor
n17:JC
n3:pocetDomacichTvurcuVysledku
1
n3:pocetStranKnihy
187
n3:pocetTvurcuVysledku
1
n3:rokUplatneniVysledku
n12:2008
n3:tvurceVysledku
Strnadel, Josef
n3:zamer
n10:MSM0021630528
s:numberOfPages
187
n5:hasPublisher
Vysoké učení technické v Brně. Fakulta informačních technologií
n16:isbn
978-80-214-3599-5
n18:organizacniJednotka
26230