This HTML5 document contains 44 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n11http://linked.opendata.cz/ontology/domain/vavai/riv/typAkce/
dctermshttp://purl.org/dc/terms/
n21http://purl.org/net/nknouf/ns/bibtex#
n17http://localhost/temp/predkladatel/
n14http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n20http://linked.opendata.cz/ontology/domain/vavai/
n9http://linked.opendata.cz/resource/domain/vavai/zamer/
n8https://schema.org/
shttp://schema.org/
skoshttp://www.w3.org/2004/02/skos/core#
n3http://linked.opendata.cz/ontology/domain/vavai/riv/
n18http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F00216305%3A26230%2F07%3APU73405%21RIV08-MSM-26230___/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n5http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n15http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n19http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n13http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n16http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n7http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n12http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F00216305%3A26230%2F07%3APU73405%21RIV08-MSM-26230___
rdf:type
skos:Concept n20:Vysledek
dcterms:description
Architectures of digital circuits are usually composed of repetitive elements in form of computation units or memory blocks. These elements are usuallt organized to n-dimensional arrays or tree structures. The process of automated mapping of such architectures into the chips with limited amount of resources is complicated by several factors. To the most important ones belong: computation of architecture dimensions, selection of type of resources for element individual parts. This paper describes the basic framework of such method for automated mapping of architectures composed of variable number of processing elements. Proposed method is evaluated on example of circuit for approximate string matching using Smith-Waterman algorithm and achieved results are compared with others approaches in this area. Architektury číslicových obvodů jsou často složeny z opakujících se elementů tvořených z výpočetních jednotek nebo paměťových bloků. Tyto výpočetní elementy jsou často organizovány do <i>n</i>-rozměrných polí nebo stromových struktur s cílem dosáhnout co nejvyšší výkonnosti. Proces automatizovaného mapování takovýchto architektur do čipů s omezeným množstvím zdrojů je komplikován řadou faktorů. Mezi ty hlavní patří zejména výpočet rozměrů architektury, způsob implementace dílčích částí architektury a případně výběr zdrojů, ze kterých budou složeny. Tento článek popisuje základní rámec metody pro automatizované mapování architektur složených z&nbsp;proměnného počtu výpočetních elementů. Navrhovaná metoda je experimentálně ověřena na příkladě obvodu pro hledání podobnosti dvou řetězců algoritmem Smith-Waterman a dosažené výsledky jsou porovnány s&nbsp;ostatními přístupy v&nbsp;této oblasti. Architektury číslicových obvodů jsou často složeny z opakujících se elementů tvořených z výpočetních jednotek nebo paměťových bloků. Tyto výpočetní elementy jsou často organizovány do <i>n</i>-rozměrných polí nebo stromových struktur s cílem dosáhnout co nejvyšší výkonnosti. Proces automatizovaného mapování takovýchto architektur do čipů s omezeným množstvím zdrojů je komplikován řadou faktorů. Mezi ty hlavní patří zejména výpočet rozměrů architektury, způsob implementace dílčích částí architektury a případně výběr zdrojů, ze kterých budou složeny. Tento článek popisuje základní rámec metody pro automatizované mapování architektur složených z&nbsp;proměnného počtu výpočetních elementů. Navrhovaná metoda je experimentálně ověřena na příkladě obvodu pro hledání podobnosti dvou řetězců algoritmem Smith-Waterman a dosažené výsledky jsou porovnány s&nbsp;ostatními přístupy v&nbsp;této oblasti.
dcterms:title
Automatizované mapování architektur s proměnným počtem výpočetních elementů Automated mapping of architectures with variable number of processing elements Automatizované mapování architektur s proměnným počtem výpočetních elementů
skos:prefLabel
Automatizované mapování architektur s proměnným počtem výpočetních elementů Automatizované mapování architektur s proměnným počtem výpočetních elementů Automated mapping of architectures with variable number of processing elements
skos:notation
RIV/00216305:26230/07:PU73405!RIV08-MSM-26230___
n3:strany
77-83
n3:aktivita
n13:Z
n3:aktivity
Z(MSM0021630528)
n3:dodaniDat
n12:2008
n3:domaciTvurceVysledku
n14:4123484
n3:druhVysledku
n7:D
n3:duvernostUdaju
n15:S
n3:entitaPredkladatele
n18:predkladatel
n3:idSjednocenehoVysledku
411171
n3:idVysledku
RIV/00216305:26230/07:PU73405
n3:jazykVysledku
n19:cze
n3:klicovaSlova
High-Level Sythesis, Design Space Exploration, FPGA technology, Approximate String Matching.
n3:klicoveSlovo
n5:Approximate%20String%20Matching. n5:FPGA%20technology n5:Design%20Space%20Exploration n5:High-Level%20Sythesis
n3:kontrolniKodProRIV
[5CA60D3A3D4E]
n3:mistoKonaniAkce
Srní
n3:mistoVydani
Plzeň
n3:nazevZdroje
Počítačové architektury a diagnostika 2007. Česko-slovenský seminář pro studenty doktorandského studia
n3:obor
n16:JC
n3:pocetDomacichTvurcuVysledku
1
n3:pocetTvurcuVysledku
1
n3:rokUplatneniVysledku
n12:2007
n3:tvurceVysledku
Martínek, Tomáš
n3:typAkce
n11:EUR
n3:zahajeniAkce
2007-09-17+02:00
n3:zamer
n9:MSM0021630528
s:numberOfPages
7
n21:hasPublisher
Západočeská univerzita v Plzni
n8:isbn
978-80-7043-605-9
n17:organizacniJednotka
26230