This HTML5 document contains 42 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dctermshttp://purl.org/dc/terms/
n7http://localhost/temp/predkladatel/
n14http://linked.opendata.cz/resource/domain/vavai/projekt/
n8http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n19http://linked.opendata.cz/ontology/domain/vavai/
n18http://linked.opendata.cz/resource/domain/vavai/zamer/
skoshttp://www.w3.org/2004/02/skos/core#
n4http://linked.opendata.cz/ontology/domain/vavai/riv/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n11http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F00216305%3A26220%2F10%3APR24922%21RIV11-GA0-26220___/
n12http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n5http://linked.opendata.cz/ontology/domain/vavai/riv/vyuzitiJinymSubjektem/
n15http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n13http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n6http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n17http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n16http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n10http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F00216305%3A26220%2F10%3APR24922%21RIV11-GA0-26220___
rdf:type
skos:Concept n19:Vysledek
dcterms:description
Jádro generátoru harmonického a trojúhelnikového signálu je určeno pro měřící a testovací účely zejména v senzorických aplikacích. Jedná se o funkční model v jazyce VHDL. Výhodou je vysoká přenositelnost a kompatibilita mezi všemi obvody FPGA. Jádro je možné implementovat také na čip. Jádro generátoru harmonického a trojúhelnikového signálu je určeno pro měřící a testovací účely zejména v senzorických aplikacích. Jedná se o funkční model v jazyce VHDL. Výhodou je vysoká přenositelnost a kompatibilita mezi všemi obvody FPGA. Jádro je možné implementovat také na čip. Harmonic and triangle Generator IP core is designed for measurements and testing of circuits. Core is described in VHDL language. Main advantage is portability and compactibility on all FPGA chips. The core can be also implemented on chip.
dcterms:title
IP core pro generování laditelných budicích syntetizovatelných signálů IP core pro generování laditelných budicích syntetizovatelných signálů IP core for generation of synthesized tunable reference signals
skos:prefLabel
IP core pro generování laditelných budicích syntetizovatelných signálů IP core pro generování laditelných budicích syntetizovatelných signálů IP core for generation of synthesized tunable reference signals
skos:notation
RIV/00216305:26220/10:PR24922!RIV11-GA0-26220___
n4:aktivita
n13:Z n13:P
n4:aktivity
P(GA102/09/1628), Z(MSM0021630503)
n4:dodaniDat
n10:2011
n4:domaciTvurceVysledku
n8:3071138 Bohrn, Marek
n4:druhVysledku
n16:R
n4:duvernostUdaju
n15:S
n4:entitaPredkladatele
n11:predkladatel
n4:idSjednocenehoVysledku
264911
n4:idVysledku
RIV/00216305:26220/10:PR24922
n4:interniIdentifikace
SINcore
n4:jazykVysledku
n6:cze
n4:klicovaSlova
sensors, programmable circuits
n4:klicoveSlovo
n12:programmable%20circuits n12:sensors
n4:kontrolniKodProRIV
[936B8F92CF82]
n4:lokalizaceVysledku
není T10/5.27
n4:obor
n17:JA
n4:pocetDomacichTvurcuVysledku
2
n4:pocetTvurcuVysledku
2
n4:projekt
n14:GA102%2F09%2F1628
n4:rokUplatneniVysledku
n10:2010
n4:technickeParametry
Jádro je popsáno v jazyce VHDL. Pracovní frekvence jádra je 10MHz. Výstupní frekvence harmonického a trojúhelníkového signálu je nastavitelná a přeladitelná v rozsahu 1Hz až 100kHz. Rozlišení výstupního signálu je od 12 do 42 bit.
n4:tvurceVysledku
Bohrn, Marek Fujcik, Lukáš
n4:vlastnik
n11:vlastnikVysledku
n4:vyuzitiJinymSubjektem
n5:N
n4:zamer
n18:MSM0021630503
n7:organizacniJednotka
26220