This HTML5 document contains 49 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n19http://linked.opendata.cz/ontology/domain/vavai/riv/typAkce/
dctermshttp://purl.org/dc/terms/
n20http://purl.org/net/nknouf/ns/bibtex#
n22http://localhost/temp/predkladatel/
n14http://linked.opendata.cz/resource/domain/vavai/vysledek/RIV%2F00216305%3A26220%2F07%3APU71518%21RIV08-GA0-26220___/
n15http://linked.opendata.cz/resource/domain/vavai/projekt/
n6http://linked.opendata.cz/resource/domain/vavai/riv/tvurce/
n9http://linked.opendata.cz/ontology/domain/vavai/
n21http://linked.opendata.cz/resource/domain/vavai/zamer/
n4https://schema.org/
shttp://schema.org/
skoshttp://www.w3.org/2004/02/skos/core#
n3http://linked.opendata.cz/ontology/domain/vavai/riv/
n2http://linked.opendata.cz/resource/domain/vavai/vysledek/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n17http://linked.opendata.cz/ontology/domain/vavai/riv/klicoveSlovo/
n16http://linked.opendata.cz/ontology/domain/vavai/riv/duvernostUdaju/
xsdhhttp://www.w3.org/2001/XMLSchema#
n11http://linked.opendata.cz/ontology/domain/vavai/riv/aktivita/
n8http://linked.opendata.cz/ontology/domain/vavai/riv/jazykVysledku/
n12http://linked.opendata.cz/ontology/domain/vavai/riv/obor/
n7http://linked.opendata.cz/ontology/domain/vavai/riv/druhVysledku/
n13http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:RIV%2F00216305%3A26220%2F07%3APU71518%21RIV08-GA0-26220___
rdf:type
n9:Vysledek skos:Concept
dcterms:description
Článek popisuje návrh a vývoj fázového závěsu, který je určen pro synchronizaci s modulátorem sigma-delta. The paper describes the design procedure of phase locked loop (PLL). This PLL is used in band-pass sigma-delta modulator to synchronise the input slow sine-wave signal with driving clock of modulator. It generates 62,5 kHz rectangle driving signal. The paper also shows simulation results, which confirm the design process . The paper describes the design procedure of phase locked loop (PLL). This PLL is used in band-pass sigma-delta modulator to synchronise the input slow sine-wave signal with driving clock of modulator. It generates 62,5 kHz rectangle driving signal. The paper also shows simulation results, which confirm the design process .
dcterms:title
Design of Integer Phase Locked Loop Návrh a vývoj fázového závěsu Design of Integer Phase Locked Loop
skos:prefLabel
Návrh a vývoj fázového závěsu Design of Integer Phase Locked Loop Design of Integer Phase Locked Loop
skos:notation
RIV/00216305:26220/07:PU71518!RIV08-GA0-26220___
n3:strany
27-33
n3:aktivita
n11:P n11:Z
n3:aktivity
P(GA102/05/0869), Z(MSM0021630503)
n3:dodaniDat
n13:2008
n3:domaciTvurceVysledku
n6:4135660 n6:7619464 n6:3071138 n6:1904345
n3:druhVysledku
n7:D
n3:duvernostUdaju
n16:S
n3:entitaPredkladatele
n14:predkladatel
n3:idSjednocenehoVysledku
416424
n3:idVysledku
RIV/00216305:26220/07:PU71518
n3:jazykVysledku
n8:eng
n3:klicovaSlova
phase locked-loop
n3:klicoveSlovo
n17:phase%20locked-loop
n3:kontrolniKodProRIV
[DD88D710327F]
n3:mistoKonaniAkce
BRNO
n3:mistoVydani
Brno
n3:nazevZdroje
MIKROSYN. Nové trendy v mikroelektronických systémech a nanotechnologiích.. Seminář o výsledcích výzkumného záměru MSM 0021630503 v roce 2007. Sborník příspěvků
n3:obor
n12:JA
n3:pocetDomacichTvurcuVysledku
4
n3:pocetTvurcuVysledku
4
n3:projekt
n15:GA102%2F05%2F0869
n3:rokUplatneniVysledku
n13:2007
n3:tvurceVysledku
Vrba, Radimír Háze, Jiří Prokop, Roman Fujcik, Lukáš
n3:typAkce
n19:WRD
n3:zahajeniAkce
2007-09-20+02:00
n3:zamer
n21:MSM0021630503
s:numberOfPages
7
n20:hasPublisher
Ing. Zdeněk Novotný CSc.
n4:isbn
978-80-214-3534-6
n22:organizacniJednotka
26220