This HTML5 document contains 39 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n11http://linked.opendata.cz/ontology/domain/vavai/cep/typPojektu/
n17http://linked.opendata.cz/ontology/domain/vavai/cep/zivotniCyklusProjektu/
n8http://linked.opendata.cz/ontology/domain/vavai/cep/druhSouteze/
dctermshttp://purl.org/dc/terms/
n13http://linked.opendata.cz/resource/domain/vavai/projekt/LD13019/
n2http://linked.opendata.cz/resource/domain/vavai/projekt/
n10http://linked.opendata.cz/resource/domain/vavai/cep/prideleniPodpory/
n6http://linked.opendata.cz/resource/domain/vavai/subjekt/
n16http://linked.opendata.cz/ontology/domain/vavai/cep/kategorie/
n14http://linked.opendata.cz/ontology/domain/vavai/
n21http://linked.opendata.cz/ontology/domain/vavai/cep/duvernostUdaju/
rdfshttp://www.w3.org/2000/01/rdf-schema#
skoshttp://www.w3.org/2004/02/skos/core#
n18http://linked.opendata.cz/ontology/domain/vavai/cep/fazeProjektu/
n12http://linked.opendata.cz/ontology/domain/vavai/cep/obor/
n19http://linked.opendata.cz/resource/domain/vavai/soutez/
n5http://linked.opendata.cz/ontology/domain/vavai/cep/statusZobrazovaneFaze/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
xsdhhttp://www.w3.org/2001/XMLSchema#
n3http://linked.opendata.cz/ontology/domain/vavai/cep/
n9http://linked.opendata.cz/resource/domain/vavai/aktivita/
n4http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:LD13019
rdf:type
n14:Projekt
rdfs:seeAlso
http://www.isvav.cz/projectDetail.do?rowId=LD13019
dcterms:description
The project aim is a developement of a techniques and methodology for verification of the reliability of integrated circuits produced by nowadays technologies, usually described as nano-scale IC. These technologies (advanced CMOS processes, CNT - Carbon Nano-Tube, graphene, Si-nanowires, etc.) requires a different approach in terms of reliability. It is necessary to take into account new fault models and new test techniques, to implement new approaches that enable continuous evaluation of the critical parameters of the integrated circuits. Aim of the project is to analyze the fault types and create new tools for the preparation of test data which can cover other types of failures. These objectives are focused both on a standard ASIC circuits and on circuits which allow the change of the functionality using partial or full reconfiguration (FPGA circuits) - part of this solution is the methodology of implementation of desired functions to these circuits and also implementation in multiprocessor systems. Cílem projektu je vytvoření metodiky pro posouzení a ověření spolehlivosti obvodů vyráběných moderními výrobními technologiemi tzv. nano-scale obvodů. Tyto technologie (nejen zdokonalené CMOS procesy, ale i technologie Carbon-Nano-Tube, Graphen, Si-nanowires atp.) vyžadují odlišný přístup z hlediska spolehlivosti. Je třeba brát v úvahu nové modely poruch, nové testovací techniky, implementovat přístupy, které umožní průběžné vyhodnocování parametrů kritických obvodů a pod. Cílem projektu tedy je analýza typů poruch nových technologií, vytvoření nových či zdokonalení existujících nástrojů pro přípravu testovacích dat se zahrnutím dalších typů poruch a v neposlední řadě i vytvoření metodiky pro vyhodnocování spolehlivosti obvodů. Tyto cíle jsou zaměřeny jak na standardní ASIC obvody, tak na obvody umožňující změnu funkce pomocí částečné i úplné rekonfigurace (FPGA obvody) - součástí řešení je tedy i metodika implementace požadovaných funkcí do těchto obvodů a implementace do víceprocesorových systémů.
dcterms:title
SPONA - Zvýšení spolehlivosti nanoscale obvodů Improvement in Reliability of Nano-scale circuits
skos:notation
LD13019
n3:aktivita
n9:LD
n3:celkovaStatniPodpora
n13:celkovaStatniPodpora
n3:celkoveNaklady
n13:celkoveNaklady
n3:datumDodatniDoRIV
2015-04-29+02:00
n3:druhSouteze
n8:VS
n3:duvernostUdaju
n21:S
n3:fazeProjektu
n18:101027949
n3:hlavniObor
n12:JA
n3:kategorie
n16:ZV
n3:klicovaSlova
spolehlivost; odolnost proti poruchám; číslicové systémy; programovatelné obvody; rekonfigurovatelné obvody; komprese testovacích dat
n3:partnetrHlavni
n6:orjk%3A24220
n3:pocetKoordinujicichPrijemcu
0
n3:pocetPrijemcu
1
n3:pocetSpoluPrijemcu
0
n3:pocetVysledkuRIV
19
n3:pocetZverejnenychVysledkuVRIV
19
n3:posledniUvolneniVMinulemRoce
2014-02-27+01:00
n3:prideleniPodpory
n10:MSMT-9339%2F2013-311
n3:sberDatUcastniciPoslednihoRoku
n4:2015
n3:sberDatUdajeProjZameru
n4:2015
n3:soutez
n19:SMSM2013LD3
n3:statusZobrazovaneFaze
n5:DRRVK
n3:typPojektu
n11:P
n3:ukonceniReseni
2015-11-30+01:00
n3:vedlejsiObor
n12:JC
n3:zahajeniReseni
2013-03-21+01:00
n3:zivotniCyklusProjektu
n17:ZBK
n3:klicoveSlovo
programovatelné obvody odolnost proti poruchám spolehlivost číslicové systémy rekonfigurovatelné obvody