This HTML5 document contains 35 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n8http://linked.opendata.cz/ontology/domain/vavai/cep/typPojektu/
n10http://linked.opendata.cz/ontology/domain/vavai/cep/druhSouteze/
n4http://linked.opendata.cz/ontology/domain/vavai/cep/zivotniCyklusProjektu/
n20http://linked.opendata.cz/ontology/domain/vavai/cep/hodnoceniProjektu/
dctermshttp://purl.org/dc/terms/
n2http://linked.opendata.cz/resource/domain/vavai/projekt/
n21http://linked.opendata.cz/resource/domain/vavai/subjekt/
n17http://linked.opendata.cz/ontology/domain/vavai/cep/kategorie/
n16http://linked.opendata.cz/ontology/domain/vavai/
n18http://linked.opendata.cz/ontology/domain/vavai/cep/duvernostUdaju/
n6http://linked.opendata.cz/resource/domain/vavai/projekt/GA102%2F04%2F2137/
skoshttp://www.w3.org/2004/02/skos/core#
rdfshttp://www.w3.org/2000/01/rdf-schema#
n14http://linked.opendata.cz/ontology/domain/vavai/cep/obor/
n12http://linked.opendata.cz/ontology/domain/vavai/cep/fazeProjektu/
n9http://linked.opendata.cz/resource/domain/vavai/soutez/
n19http://linked.opendata.cz/ontology/domain/vavai/cep/statusZobrazovaneFaze/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
xsdhhttp://www.w3.org/2001/XMLSchema#
n3http://linked.opendata.cz/ontology/domain/vavai/cep/
n11http://reference.data.gov.uk/id/gregorian-year/
n7http://linked.opendata.cz/resource/domain/vavai/aktivita/

Statements

Subject Item
n2:GA102%2F04%2F2137
rdf:type
n16:Projekt
rdfs:seeAlso
http://www.isvav.cz/projectDetail.do?rowId=GA102/04/2137
dcterms:description
The project concentrates on design of reconfigurable circuits implemented in the field-programmable gate array (FPGA) technology, with a special consideration of reaching high reliability of the designed functional unit. This will be achieved especially by creating an effective reconfiguration algorithm for FPGAs. The reconfiguration will make it possible to eliminate permanent errors that occur in individual function blocks and error recovery in case of transient errors. Two systems will be created - adiagnostic system will control and evaluate a periodic diagnostics and another system will implement an autonomous built-in self test inside each function block. We will apply methods we have been developing for built-in test pattern generation. We expect to decrease the amount of circuitry needed for diagnostics when compared to currently used solutions while maintaining its diagnostic coverage. For the integration of the above mentioned diagnostic methods we will use existing FPGA circuits that Projekt je zaměřen na návrh rekonfigurovatelných obvodů na bázi hradlových polí s důrazem na dosažení vysoké spolehlivosti navrženého funkčního celku. Tohoto cíle chceme dosáhnout zejména vytvořením efektivního algoritmu rekonfigurace FPGA. Rekonfiguraceumožní eliminaci trvalých poruch vzniklých v jednotlivých funkčních blocích a zotavení po poruchách dočasných. Bude vytvořen diagnostický systém řízení a vyhodnocení periodické diagnostiky a systém autonomní vestavěné diagnostiky uvnitř každého funkčníhobloku. Budeme aplikovat námi vyvíjené metody komprese testovacích vzorků pro vestavěnou diagnostiku. Nová metoda bude využita ve vestavěných generátorech testovacich vzorků, očekáváme snížení množství technického vybavení pro diagnostiku oproti stávajícím používaným řešením při zachování míry diagnostického pokrytí. Pro integraci jednotlivých výše uvedených diagnostických prostředků využijeme některý z obvodů podporujících dynamickou rekonfiguraci, např. Xilinx Virtex a Atmel AT40K, AT94K.
dcterms:title
Návrh vysoce spolehlivých řídících systémů pomocí dynamicky rekonfigurovatelných obvodů FPGA Design of highly reliable control systems built on dynamically reconfigurable FPGAs.
skos:notation
GA102/04/2137
n3:aktivita
n7:GA
n3:celkovaStatniPodpora
n6:celkovaStatniPodpora
n3:celkoveNaklady
n6:celkoveNaklady
n3:datumDodatniDoRIV
2007-10-16+02:00
n3:druhSouteze
n10:VS
n3:duvernostUdaju
n18:S
n3:fazeProjektu
n12:2312919
n3:hlavniObor
n14:JC
n3:hodnoceniProjektu
n20:U
n3:kategorie
n17:ZV
n3:klicovaSlova
Neuvedeno.
n3:partnetrHlavni
n21:orjk%3A24220
n3:pocetKoordinujicichPrijemcu
0
n3:pocetPrijemcu
1
n3:pocetSpoluPrijemcu
2
n3:pocetVysledkuRIV
56
n3:pocetZverejnenychVysledkuVRIV
56
n3:rokUkonceniPodpory
n11:2006
n3:rokZahajeniPodpory
n11:2004
n3:sberDatUcastniciPoslednihoRoku
n11:2006
n3:sberDatUdajeProjZameru
n11:2007
n3:soutez
n9:SGA02004GA-ST
n3:statusZobrazovaneFaze
n19:DUU
n3:typPojektu
n8:P
n3:vedlejsiObor
n14:JA
n3:zhodnoceni+vysledku+projektu+dodavatelem
Nejvýznamnějšími výsledky projektu jsou: Realizace diagnostického systému SoC na obvodě ATMEL FPSLIC. Tento systém byl detailně popsán v  předložené disertační práci Ing. Z. Madera a dále  publikován na různých konferencích, připravuje se časopisecká pub The most siginificant achievements of the project are:An implementation of a diagnostic SoC system in the Atmel FPSLIC device. This system has been described in detail in the PhD thesis written by Ing. Z. Mader and further published at different conferen
n3:zivotniCyklusProjektu
n4:ZBKU