This HTML5 document contains 43 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n13http://linked.opendata.cz/ontology/domain/vavai/cep/zivotniCyklusProjektu/
n14http://linked.opendata.cz/ontology/domain/vavai/cep/druhSouteze/
n9http://linked.opendata.cz/ontology/domain/vavai/cep/typPojektu/
n21http://linked.opendata.cz/ontology/domain/vavai/cep/hodnoceniProjektu/
dctermshttp://purl.org/dc/terms/
n18http://linked.opendata.cz/resource/domain/vavai/projekt/1ET408050503/
n2http://linked.opendata.cz/resource/domain/vavai/projekt/
n17http://linked.opendata.cz/resource/domain/vavai/subjekt/
n6http://linked.opendata.cz/resource/domain/vavai/cep/prideleniPodpory/
n19http://linked.opendata.cz/ontology/domain/vavai/cep/kategorie/
n11http://linked.opendata.cz/ontology/domain/vavai/
n15http://linked.opendata.cz/ontology/domain/vavai/cep/duvernostUdaju/
rdfshttp://www.w3.org/2000/01/rdf-schema#
skoshttp://www.w3.org/2004/02/skos/core#
n20http://linked.opendata.cz/ontology/domain/vavai/cep/fazeProjektu/
n4http://linked.opendata.cz/ontology/domain/vavai/cep/obor/
n12http://linked.opendata.cz/resource/domain/vavai/soutez/
n16http://linked.opendata.cz/ontology/domain/vavai/cep/statusZobrazovaneFaze/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
xsdhhttp://www.w3.org/2001/XMLSchema#
n3http://linked.opendata.cz/ontology/domain/vavai/cep/
n22http://linked.opendata.cz/resource/domain/vavai/aktivita/
n5http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:1ET408050503
rdf:type
n11:Projekt
rdfs:seeAlso
http://www.isvav.cz/projectDetail.do?rowId=1ET408050503
dcterms:description
The main objective of the project is to create a theoretical and methodological base for computer-aided and automatic verification and validation of large software and hardware systems. The project aims to support the development of methodologies, technologies and tools of software engineering in automatic and computer-aided verificacion. The project is to contribute to the research into new technologies for a realistic modelling of large systems, including real-time systems and probabilistic systems, especially with respect to their safety. The aim is to design effective implementations of these models as well as efficient verification technologies based on such models. The project will focus on embedded, distributed and parallel systems. Taking into consideration the complexity of verification processes, the aim is to design methodologies that will make the maximum possible use of new information technologies, such as parallel and distributed computing and hierarchical memories. Hlavním cílem projektu je vytvoření teoreticko-metodologického zázemí počítačem podporované a automatické verifikace rozsáhlých softwarových a hardwarových systémů. Projekt si klade za úkol podpořit vývoj metodologií, technologií a nástrojů softwarového inženýrství v oblasti technik automatické verifikace. Projekt přispěje k výzkumu směřujícímu k rozvoji poznatků o technologiích pro realistické modelování rozsáhlých systémů, včetně systémů reálného času a pravděpodobnostních systémů, specielně s ohledem na bezpečnost jejich provozu. Cílem je navrhnout efektivní implementace těchto modelů a na nich založených metodologiích pro efektivní verifikaci. Projekt se zaměří na zapouzdřené, distribuované a paralelní systémy. Vzhledem k výpočetní náročnosti a rozsáhlosti procesu verifikace je cílem navrhnout metodologie využívající v maximální míře i nové možnosti výpočetních technologií, např. ve smyslu paralelního a distribuovaného počítaní a v hierarchickém přístupu k paměti.
dcterms:title
Techniques for automatic verification and validation of software and hardware systems Techniky automatické verifikace a validace softwarových a hardwarových systémů
skos:notation
1ET408050503
n3:aktivita
n22:1E
n3:celkovaStatniPodpora
n18:celkovaStatniPodpora
n3:celkoveNaklady
n18:celkoveNaklady
n3:datumDodatniDoRIV
2010-04-15+02:00
n3:druhSouteze
n14:VS
n3:duvernostUdaju
n15:S
n3:fazeProjektu
n20:66083175
n3:hlavniObor
n4:IN
n3:hodnoceniProjektu
n21:V
n3:kategorie
n19:NV
n3:klicovaSlova
computer aided and automatic verification; theory and technology of modelling of large systems; methodology of software engineering; embedded systems; parallel and distributed systems; real time systems
n3:partnetrHlavni
n17:orjk%3A14330
n3:pocetKoordinujicichPrijemcu
0
n3:pocetPrijemcu
1
n3:pocetSpoluPrijemcu
0
n3:pocetVysledkuRIV
96
n3:pocetZverejnenychVysledkuVRIV
96
n3:posledniUvolneniVMinulemRoce
2009-03-11+01:00
n3:prideleniPodpory
n6:1ET408050503
n3:sberDatUcastniciPoslednihoRoku
n5:2009
n3:sberDatUdajeProjZameru
n5:2010
n3:soutez
n12:SAV02005-IS
n3:statusZobrazovaneFaze
n16:DUU
n3:typPojektu
n9:P
n3:ukonceniReseni
2009-12-31+01:00
n3:vedlejsiObor
n4:BA n4:JC
n3:zahajeniReseni
2005-01-01+01:00
n3:zhodnoceni+vysledku+projektu+dodavatelem
Paralelní algoritmy pro základní podúlohy při automatizované verifikaci (detekce akceptujících cyklů v orientovaných grafech, rozklad na silně souvislé komponenty ap.). Vývoj paralelního verifikačního nástroje DiVinE a jeho aplikace. Parallel algorithms for key subtasks in automated verification (accepting cycle detection in directed graphs, decomposition into strongly connected components etc.). Development of parallel model-checker DiVinE and its applications.
n3:zivotniCyklusProjektu
n13:ZBBBKU
n3:klicoveSlovo
computer aided and automatic verification embedded systems theory and technology of modelling of large systems parallel and distributed systems methodology of software engineering