This HTML5 document contains 40 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
n17http://linked.opendata.cz/ontology/domain/vavai/cep/druhSouteze/
n21http://linked.opendata.cz/ontology/domain/vavai/cep/zivotniCyklusProjektu/
n14http://linked.opendata.cz/ontology/domain/vavai/cep/typPojektu/
dctermshttp://purl.org/dc/terms/
n7http://linked.opendata.cz/ontology/domain/vavai/cep/hodnoceniProjektu/
n2http://linked.opendata.cz/resource/domain/vavai/projekt/
n20http://linked.opendata.cz/resource/domain/vavai/cep/prideleniPodpory/
n16http://linked.opendata.cz/resource/domain/vavai/subjekt/
n9http://linked.opendata.cz/ontology/domain/vavai/cep/kategorie/
n6http://linked.opendata.cz/ontology/domain/vavai/
n22http://linked.opendata.cz/ontology/domain/vavai/cep/duvernostUdaju/
rdfshttp://www.w3.org/2000/01/rdf-schema#
n15http://linked.opendata.cz/resource/domain/vavai/projekt/1ET400750408/
skoshttp://www.w3.org/2004/02/skos/core#
n8http://linked.opendata.cz/ontology/domain/vavai/cep/obor/
n5http://linked.opendata.cz/ontology/domain/vavai/cep/fazeProjektu/
n19http://linked.opendata.cz/resource/domain/vavai/soutez/
n18http://linked.opendata.cz/ontology/domain/vavai/cep/statusZobrazovaneFaze/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
xsdhhttp://www.w3.org/2001/XMLSchema#
n3http://linked.opendata.cz/ontology/domain/vavai/cep/
n11http://linked.opendata.cz/resource/domain/vavai/aktivita/
n10http://reference.data.gov.uk/id/gregorian-year/

Statements

Subject Item
n2:1ET400750408
rdf:type
n6:Projekt
rdfs:seeAlso
http://www.isvav.cz/projectDetail.do?rowId=1ET400750408
dcterms:description
The goal of the project is to set up tools enabling to speed-up design of systems using hardware acceleration of image and video processing algorithms, with the intention to facilitate industrial application of the advanced, computationally intensive algorithms in this field. Libraries of hardware and DSP macros of selected algorithms and their simulation equivalents will be developed in the project. A possibility to exploit dynamic FPGA reconfiguration for implementation of algorithms will be investigated - building on the results of the RECONF project, previously solved in the laboratory of proposer. An architecture of a multi-level environment for rapid application design and configuration, using these libraries, will also be examined. This environment, should, at the lower level, use relatively simple scripting language and, at the higher level, some rapid development tool. We assume the Matlab/Simulink environemnt and/or the high-level HW-oriented languages (HandelC, SystemC). Cílem projektu je vytvořit nástroje a prostředky, které umožní urychlit návrh systémů používajících akceleraci algoritmů pro zpracování obrazu a videa, se záměrem usnadnit průmyslovou aplikaci pokročilých, výpočetně náročných algoritmů v této oblasti. V projektu budou vyvinuty knihovny hardwarových a DSP maker vybraných algoritmů a jejich simulačních ekvivalentů. Budou zkoumány možnosti využití dynamické rekonfigurace FPGA při implementaci algoritmů - zde navážeme na projekt RECONF, řešený pracovištěm navrhovatele. Předmětem výzkumu bude také návrh architektury prostředí pro rychlý vývoj resp. konfiguraci aplikací s využitím těchto knihoven, v několika úrovních, od relativně jednoduchého skriptovacího jazyku, až po využití prostředků pro rychlý vývoj aplikací. Předpokládáme využití prostředí Matlab/Simulink a/nebo HW-orientovaných jazyků vysoké úrovně (HandelC, SystemC).
dcterms:title
Rapid prototyping tools for development of HW-accelerated embedded image- and video-processing applications Prostředky pro rychlý vývoj HW-akcelerovaných vestavěných aplikací zpracování obrazu a videa
skos:notation
1ET400750408
n3:aktivita
n11:1E
n3:celkovaStatniPodpora
n15:celkovaStatniPodpora
n3:celkoveNaklady
n15:celkoveNaklady
n3:datumDodatniDoRIV
2009-05-04+02:00
n3:druhSouteze
n17:VS
n3:duvernostUdaju
n22:S
n3:fazeProjektu
n5:69338465
n3:hlavniObor
n8:JB
n3:hodnoceniProjektu
n7:V
n3:kategorie
n9:NV
n3:klicovaSlova
digital image and video processing; hardware acceleration of image processing; embedded systems; FPGA
n3:partnetrHlavni
n16:ico%3A67985556
n3:pocetKoordinujicichPrijemcu
1
n3:pocetPrijemcu
2
n3:pocetSpoluPrijemcu
0
n3:pocetVysledkuRIV
22
n3:pocetZverejnenychVysledkuVRIV
22
n3:posledniUvolneniVMinulemRoce
2008-02-21+01:00
n3:prideleniPodpory
n20:1ET400750408
n3:sberDatUcastniciPoslednihoRoku
n10:2008
n3:sberDatUdajeProjZameru
n10:2009
n3:soutez
n19:SAV02004-IS
n3:statusZobrazovaneFaze
n18:DUU
n3:typPojektu
n14:P
n3:ukonceniReseni
2008-12-31+01:00
n3:vedlejsiObor
n8:JC
n3:zahajeniReseni
2004-07-01+02:00
n3:zhodnoceni+vysledku+projektu+dodavatelem
Tools for rapid implementation of accelerated parallel image- and video processing algorithms using the Uni1P/DX64 platform were developed. Simulation and implementation libraries were developed, as well as configuration tools and design methodology. Byly vyvinuty prostředky pro rychlou implementaci akcelerovaných paralelních algoritmů zpracování obrazu a videa na platformě Uni1P/DX64. Byly navrženy simulační a implementační knihovny, konfigurační nástroje a metodologie návrhu.
n3:zivotniCyklusProjektu
n21:ZBBBKU
n3:klicoveSlovo
embedded systems hardware acceleration of image processing digital image and video processing