About: Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
Description	A high performance RLS lattice filter with the esti- mation of an unknown order and forgetting factor of identified system was developed and implemented as a PCORE coprocessor for Xilinx EDK. The coproces- sor implemented in FPGA hardware can fully exploit parallelisms in the algorithm and remove load from a microprocessor. The EDK integration allows effective programming and debugging of hardware accelerated DSP applications. The RLS lattice core extended by the order and forgetting factor estimation was imple- mented using the logarithmic numbers system (LNS) arithmetic. An optimal mapping of the RLS lattice onto the LNS arithmetic units found by the cyclic scheduling was used. The schedule allows us to run four independent filters in parallel on one arithmetic macro set. The coprocessor containing the RLS lat- tice core is highly configurable. A high performance RLS lattice filter with the esti- mation of an unknown order and forgetting factor of identified system was developed and implemented as a PCORE coprocessor for Xilinx EDK. The coproces- sor implemented in FPGA hardware can fully exploit parallelisms in the algorithm and remove load from a microprocessor. The EDK integration allows effective programming and debugging of hardware accelerated DSP applications. The RLS lattice core extended by the order and forgetting factor estimation was imple- mented using the logarithmic numbers system (LNS) arithmetic. An optimal mapping of the RLS lattice onto the LNS arithmetic units found by the cyclic scheduling was used. The schedule allows us to run four independent filters in parallel on one arithmetic macro set. The coprocessor containing the RLS lat- tice core is highly configurable. (en) Práce popisuje strukturu RLS lattice filtru rozšířeného o odhadování neznámého řádu a koeficientu exponenciálního zapomínání identifikovaného systému. Filtr byl implementován jako koprocesor pro vestavěný FPGA mikroprocesor Microblaze (Xilinx EDK). FPGA implementace umožňuje využít paralelizmy algoritmu a zaároveň přesun výpočetní zátěže z procesoru do hardware. Vlastní implementace formou koprocesoru umožňuje snadné programování a ladění hardwarově akcelerovaných DSP aplikací. Pro implementaci byla použita logaritmická aritmetika. Optimální rozvrh operací algoritmu byl nalezen iterativním rozvrhováním. Pomocí tohoto postupu byla objevena možnost implementovat 4 nezávislé parallelní filtry. Ty pak moho být v koprocesoru kofigurovány buď parallelně s odhadnováním až čtyř hypotéz o zapomínání nebo sériově zřetězeně pro zvýšení výkonu. Bylo demonstrováno, že navržený koprocesor zvýší vykon oproti procesoru 20x a zaroveň překonává 2.7x optimalizované řešení v 50MIPS SHARC DSP. (cs)
Title	Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA Implementace příčkového algoritmu nejmenších čtverců s odhadem řádu a zapomínaní pro FPGA (cs) Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA (en)
skos:prefLabel	Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA Implementace příčkového algoritmu nejmenších čtverců s odhadem řádu a zapomínaní pro FPGA (cs) Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA (en)
skos:notation	RIV/67985556:_____/08:00312228!RIV09-MSM-67985556
http://linked.open...avai/riv/aktivita	P Z
http://linked.open...avai/riv/aktivity	P(1M0567), Z(AV0Z10750506)
http://linked.open...iv/cisloPeriodika	2008
http://linked.open...vai/riv/dodaniDat	2009
http://linked.open...aciTvurceVysledku	Pohl, Zdeněk Kadlec, Jiří Tichý, Milan
http://linked.open.../riv/druhVysledku	J - Článek v odborném periodiku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Ústav teorie informace a automatizace AV ČR, v. v. i.
http://linked.open...dnocenehoVysledku	371637
http://linked.open...ai/riv/idVysledku	RIV/67985556:_____/08:00312228
http://linked.open...riv/jazykVysledku	eng - angličtina
http://linked.open.../riv/klicovaSlova	DSP; Least-squares lattice; order estimation; exponential forgetting factor estimation; FPGA implementation; scheduling; dynamic reconfiguration; microblaze (en)
http://linked.open.../riv/klicoveSlovo	FPGA implementation dynamic reconfiguration scheduling DSP Least-squares lattice exponential forgetting factor estimation microblaze order estimation
http://linked.open...odStatuVydavatele	US - Spojené státy americké
http://linked.open...ontrolniKodProRIV	[48C1CAF01BF4]
http://linked.open...i/riv/nazevZdroje	EURASIP Journal on Advances in Signal Processing
http://linked.open...in/vavai/riv/obor	IN
http://linked.open...ichTvurcuVysledku	3 (xsd:int)
http://linked.open...cetTvurcuVysledku	3 (xsd:int)
http://linked.open...vavai/riv/projekt	Centre for Applied Cybernetics
http://linked.open...UplatneniVysledku	2008
http://linked.open...v/svazekPeriodika	2008
http://linked.open...iv/tvurceVysledku	Kadlec, Jiří Pohl, Zdeněk Tichý, Milan
http://linked.open...ain/vavai/riv/wos	000259469100001
http://linked.open...n/vavai/riv/zamer	Pokročilé matematické metody získávání, zpracování a využití informací a znalostí ve složitých a nedeterministických systémech
issn	1687-6172
number of pages	11 (xsd:int)
is http://linked.open...avai/riv/vysledek of	Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA Implementation of the Least-Squares Lattice with Order and Forgetting Factor Estimation for FPGA

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 58 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software