| Attributes | Values |
|---|
| rdf:type
| |
| rdfs:seeAlso
| |
| Description
| - Softwarová platforma je určena pro testování bloků číslicového zpracování signálu v oblasti softwarově definovaného rádia. V rámci projektu byly vytvořeny systémové bloky (ovladače) pro DSP procesor TI Omap L-138 (využito pouze DSP jádro TMS320C6748), které zajišťují obsluhu kanálu přímého přístupu do paměti (EDMA), ovladač VGA (Raster Controller), ovladač audio kodeku a další. Na tyto základní systémové bloky jsou dále navázány bloky číslicového zpracování. Za tímto účelem byl vytvořen BPSK/QPSK přenosový řetězec implementovaný na dvou vývojových deskách, na přijímací straně je možné demodulovaná data zobrazit do I/Q diagramu prostřednictvím VGA monitoru. Demodulátor je koncipován jako synchronní a je založen na fázovém závěsu. Na tomto principu jsou postaveny bloky automatického řízení zisku (AGC), blok symbolové synchronizace včetně bloku synchronizace nosné vlny. Celý program byl vytvořen v jazyce C ve vývojovém prostředí TI Code Composer Studio.
- Softwarová platforma je určena pro testování bloků číslicového zpracování signálu v oblasti softwarově definovaného rádia. V rámci projektu byly vytvořeny systémové bloky (ovladače) pro DSP procesor TI Omap L-138 (využito pouze DSP jádro TMS320C6748), které zajišťují obsluhu kanálu přímého přístupu do paměti (EDMA), ovladač VGA (Raster Controller), ovladač audio kodeku a další. Na tyto základní systémové bloky jsou dále navázány bloky číslicového zpracování. Za tímto účelem byl vytvořen BPSK/QPSK přenosový řetězec implementovaný na dvou vývojových deskách, na přijímací straně je možné demodulovaná data zobrazit do I/Q diagramu prostřednictvím VGA monitoru. Demodulátor je koncipován jako synchronní a je založen na fázovém závěsu. Na tomto principu jsou postaveny bloky automatického řízení zisku (AGC), blok symbolové synchronizace včetně bloku synchronizace nosné vlny. Celý program byl vytvořen v jazyce C ve vývojovém prostředí TI Code Composer Studio. (cs)
- The software is used for testing digital signal processing blocks in software-defined radio platform. The base of the project is composed of system drivers for TI Omap L-138 (only TMS320C6748 DSP core is used), providing enhanced direct memory access (EDMA) controller, VGA output driver (Raster Controller), audio driver and the other blocks. Digital processing blocks use resources of these basics system blocks. For this purpose, BPSK/QPSK transmission chain was created. Two development boards are used for this purpose, on the receiver side can be demodulated data represented to the I/Q diagram of a VGA monitor. The synchronous demodulator is based on phase-locked loop principle. On the basis of this principle automatic gain control (AGC), symbol synchronization and carrier wave synchronization blocks are built. The whole program was developed in C language utilizing TI Code Composer Studio integrated environment. (en)
|
| Title
| - Experimentální platforma pro softwarově definované rádio založená na procesoru TI Omap L-138 / TMS320C6748
- Experimentální platforma pro softwarově definované rádio založená na procesoru TI Omap L-138 / TMS320C6748 (cs)
- Experimental platform for software defined radio based on DSP processor TI OMAP L-138 / TMS320C6748 (en)
|
| skos:prefLabel
| - Experimentální platforma pro softwarově definované rádio založená na procesoru TI Omap L-138 / TMS320C6748
- Experimentální platforma pro softwarově definované rádio založená na procesoru TI Omap L-138 / TMS320C6748 (cs)
- Experimental platform for software defined radio based on DSP processor TI OMAP L-138 / TMS320C6748 (en)
|
| skos:notation
| - RIV/49777513:23220/14:43923742!RIV15-MSM-23220___
|
| http://linked.open...avai/riv/aktivita
| |
| http://linked.open...avai/riv/aktivity
| |
| http://linked.open...vai/riv/dodaniDat
| |
| http://linked.open...aciTvurceVysledku
| |
| http://linked.open.../riv/druhVysledku
| |
| http://linked.open...iv/duvernostUdaju
| |
| http://linked.open...onomickeParametry
| - Výsledek je využíván příjemcem, ekonomické parametry se neuvádí
|
| http://linked.open...titaPredkladatele
| |
| http://linked.open...dnocenehoVysledku
| |
| http://linked.open...ai/riv/idVysledku
| - RIV/49777513:23220/14:43923742
|
| http://linked.open...terniIdentifikace
| |
| http://linked.open...riv/jazykVysledku
| |
| http://linked.open.../riv/klicovaSlova
| - modem; processor; phase-locked loop; DSP (en)
|
| http://linked.open.../riv/klicoveSlovo
| |
| http://linked.open...ontrolniKodProRIV
| |
| http://linked.open.../licencniPoplatek
| |
| http://linked.open...in/vavai/riv/obor
| |
| http://linked.open...ichTvurcuVysledku
| |
| http://linked.open...cetTvurcuVysledku
| |
| http://linked.open...UplatneniVysledku
| |
| http://linked.open...echnickeParametry
| - Ing. Pavel Fiala, Univerzitní 8, 306 14 Plzeň, 377634267
|
| http://linked.open...iv/tvurceVysledku
| |
| http://linked.open...avai/riv/vlastnik
| |
| http://linked.open...itiJinymSubjektem
| |
| http://localhost/t...ganizacniJednotka
| |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)