About: Design of the Register File for Architecture ARMv1 and ARMv2

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Design of the Register File for Architecture ARMv1 and ARMv2 Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
Description	Registrové pole je jednou z najdôležitejších časti dátovej cesty procesorového jadra. V dnešnej dobe je registrové pole spolu s celou dátovou cestou vytvorene prostredníctvom štandartných buniek za použitia nástroja %22Place and Route%22 (P&R). Tento článok prezentuje návrh registrového poľa, ktorého layout je skonštruovaný pomocou techniky nazývanej %22full-custom design%22. Registrové pole prvej a druhej verzie architektúry procesorov ARM (ARM1, ARM2) kombinuje statickú CMOS bunku ako pamäťový element a dynamické zbernice. Táto technika eliminuje použitie zdrojového, cieľového registra a multiplexorov pre výber zdrojovej hodnoty pre aritmeticko-logicku jednotku. Pre validáciu bol použitý SPICE3, simulátor elektronických obvodov, kde ako MOSFET model bol užitý BSIM3 model. Výsledky demonštrujú potrebnú veľkosť čipu, chovanie dynamických zberníc a registrovej bunky. The register file is one of the most important part of the CPU datapath. Today, many register files are built by a static CMOS logic and are routed by Place&Route tools with the core of the processor. This paper presents the full custom design of the register file. The ARM1 and ARM2 register file combine a static CMOS bank as the storage element with dynamic buses. This technique eliminates using a source and destination register and multiplexors for selecting the source value to a compute. The validation of design is made by SPICE3 simulator (BSIM3 model) and parasitic values of metal wiring. Our results demonstrate the size of the register file and behavior of dynamic buses and the register bank. (en)
Title	Design of the Register File for Architecture ARMv1 and ARMv2 (en) Návrh registrového poľa architektúry ARMv1 a ARMv2
skos:prefLabel	Design of the Register File for Architecture ARMv1 and ARMv2 (en) Návrh registrového poľa architektúry ARMv1 a ARMv2
skos:notation	RIV/49777513:23220/13:43919941!RIV14-MSM-23220___
http://linked.open...avai/predkladatel	Fakulta elektrotechnická
http://linked.open...avai/riv/aktivita	S
http://linked.open...avai/riv/aktivity	S
http://linked.open...vai/riv/dodaniDat	2014
http://linked.open...aciTvurceVysledku	Paločko, Lukáš
http://linked.open.../riv/druhVysledku	O - Ostatní výsledky nezařaditelné do žádného z výše uvedených druhů výsledku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Západočeská univerzita v Plzni / Fakulta elektrotechnická
http://linked.open...dnocenehoVysledku	90967
http://linked.open...ai/riv/idVysledku	RIV/49777513:23220/13:43919941
http://linked.open...riv/jazykVysledku	sla - slovenština
http://linked.open.../riv/klicovaSlova	ARM, CMOS, Register File (en)
http://linked.open.../riv/klicoveSlovo	Register File CMOS ARM
http://linked.open...ontrolniKodProRIV	[02C60CB633F0]
http://linked.open...in/vavai/riv/obor	JA
http://linked.open...ichTvurcuVysledku	1 (xsd:int)
http://linked.open...cetTvurcuVysledku	1 (xsd:int)
http://linked.open...UplatneniVysledku	2013
http://linked.open...iv/tvurceVysledku	Paločko, Lukáš
http://localhost/t...ganizacniJednotka	23220

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 58 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software