| Attributes | Values |
|---|
| rdf:type
| |
| Description
| - DyRESPIN is the test system, which can test embedded cores of SoC circuits with using dynamic reconfiguration of FPGA. It consists of two scripts and user interface for starting of test. The first script investigates circuit structure and modifies founded flip-flops adding input multiplexer and connecting them to the chain. Those established files are function cores of a circuit. The second script arranges automatic inserting of reconfigurable module to the system generated by XPS. That enables reducing of process, which would takes to designer about several hours or days. User application is able to read the file with compressed data generated by program called COMPAS and to start up test onto the SoC circuit. Resulting response is compared with function simulative response. The application produces the testbench for function simulation.
- DyRESPIN is the test system, which can test embedded cores of SoC circuits with using dynamic reconfiguration of FPGA. It consists of two scripts and user interface for starting of test. The first script investigates circuit structure and modifies founded flip-flops adding input multiplexer and connecting them to the chain. Those established files are function cores of a circuit. The second script arranges automatic inserting of reconfigurable module to the system generated by XPS. That enables reducing of process, which would takes to designer about several hours or days. User application is able to read the file with compressed data generated by program called COMPAS and to start up test onto the SoC circuit. Resulting response is compared with function simulative response. The application produces the testbench for function simulation. (en)
- DyRESPIN je testovací systém umožňující testování vnořených jader SoC obvodu s využitím dynamické rekonfigurace FPGA. Skládá se ze dvou skriptů a uživatelského rozhraní sloužícího ke spuštění testu. První skript prozkoumává strukturu obvodu a modifikuje nalezené klopné obvody tak, že k nim přidává vstupní multiplexor a spojuje je do řetězce. Takto vzniklé soubory jsou funkčními jádry obvodu. Druhý skript provádí automatizované vložení rekonfigurovatelného modulu do systému vygenerovaného v XPS. Toto umožňuje proces zkrátit na zlomek času, který by trval návrháři cca hodiny (i dny). Uživatelská aplikace je schopna načíst soubor s komprimovanými daty vygenerovanými programem COMPAS a následně pak spustí na SoC obvodu test. Výsledná odezva je porovnána s odezvou funkční simulace, pro kterou aplikace vytvoří testbench. (cs)
|
| Title
| - DyRESPIN System
- DyRESPIN System (en)
- Systém DyRESPIN (cs)
|
| skos:prefLabel
| - DyRESPIN System
- DyRESPIN System (en)
- Systém DyRESPIN (cs)
|
| skos:notation
| - RIV/46747885:24220/08:#0001193!RIV09-AV0-24220___
|
| http://linked.open...avai/riv/aktivita
| |
| http://linked.open...avai/riv/aktivity
| |
| http://linked.open...vai/riv/dodaniDat
| |
| http://linked.open...aciTvurceVysledku
| |
| http://linked.open.../riv/druhVysledku
| |
| http://linked.open...iv/duvernostUdaju
| |
| http://linked.open...onomickeParametry
| - Zkrácení doby procesu vytvoření testovací struktury obvodu z několika hodin nebo dní systému na čipu na jednotky sekund. Zkrácení doby testu (dle složitosti obvodů) na zlomek doby testování jinými běžnými metodami.
|
| http://linked.open...titaPredkladatele
| |
| http://linked.open...dnocenehoVysledku
| |
| http://linked.open...ai/riv/idVysledku
| - RIV/46747885:24220/08:#0001193
|
| http://linked.open...terniIdentifikace
| |
| http://linked.open...riv/jazykVysledku
| |
| http://linked.open...vai/riv/kategorie
| |
| http://linked.open.../riv/klicovaSlova
| - DyRESPIN; COMPAS; SoC; Embedded System (en)
|
| http://linked.open.../riv/klicoveSlovo
| |
| http://linked.open...ontrolniKodProRIV
| |
| http://linked.open.../licencniPoplatek
| |
| http://linked.open...okalizaceVysledku
| - Skripty: TUL - ITE - B - P26, aplikace: https://visper.ite.tul.cz/ite/index.php/veda-a-vyzkum/asic-group/124
|
| http://linked.open...in/vavai/riv/obor
| |
| http://linked.open...ichTvurcuVysledku
| |
| http://linked.open...cetTvurcuVysledku
| |
| http://linked.open...vavai/riv/projekt
| |
| http://linked.open...UplatneniVysledku
| |
| http://linked.open...echnickeParametry
| - FPGA Xilinx Virtex 4, PC s OS Windows XP a SW firmy Xilinx ISE 8.2 rozšířené o dynamickou rekonfiguraci
|
| http://linked.open...iv/tvurceVysledku
| - Novák, O.
- Rozkovec, M.
- Mader, Z.
|
| http://linked.open...avai/riv/vlastnik
| |
| http://linked.open...itiJinymSubjektem
| |
| http://localhost/t...ganizacniJednotka
| |
| is http://linked.open...avai/riv/vysledek
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)