About: Acceleration of Transistor-Level Evolutionary Design of Digital Circuits Using Zynq

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Acceleration of Transistor-Level Evolutionary Design of Digital Circuits Using Zynq Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
rdfs:seeAlso	http://www.feec.vutbr.cz/EEICT/2014/sbornik/02magisterskeprojekty/10pocitacovesystemy/06-xmraze06@stud.fit.vutbr.cz.pdf
Description	The objective of this work is to develop a new method for evolutionary design of digital circuits at transistor-level suitable for HW acceleration. As a target platform, a system on chip Xilinx Zynq consisting of ARM and programmable logic is utilized. The proposed accelerator is more than 4x faster than CPU-based implementation with discrete simulation and more than 1000x faster than SPICE-based simulator. (en) Účelem této práce je navrhnout novou metodu evolučního návrhu na úrovni tranzistorů, která je akcelerovatelná v HW. Jako cílová platforma je použit SoC Xilinx Zynq integrující hradlové pole a ARM procesor. Představený akcelerátor je více jak 4x rychlejší než implementace na CPU a více než 1000x rychlejší než simulátor SPICE. Účelem této práce je navrhnout novou metodu evolučního návrhu na úrovni tranzistorů, která je akcelerovatelná v HW. Jako cílová platforma je použit SoC Xilinx Zynq integrující hradlové pole a ARM procesor. Představený akcelerátor je více jak 4x rychlejší než implementace na CPU a více než 1000x rychlejší než simulátor SPICE. (cs)
Title	Acceleration of Transistor-Level Evolutionary Design of Digital Circuits Using Zynq (en) Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq (cs)
skos:prefLabel	Acceleration of Transistor-Level Evolutionary Design of Digital Circuits Using Zynq (en) Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq Akcelerace evolučního návrhu digitálních obvodů na úrovni tranzistorů s využitím platformy Zynq (cs)
skos:notation	RIV/00216305:26230/14:PU112060!RIV15-MSM-26230___
http://linked.open...avai/riv/aktivita	P S
http://linked.open...avai/riv/aktivity	P(GA14-04197S), S
http://linked.open...vai/riv/dodaniDat	2015
http://linked.open...aciTvurceVysledku	Mrázek, Vojtěch
http://linked.open.../riv/druhVysledku	D - Článek ve sborníku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Vysoké učení technické v Brně / Fakulta informačních technologií
http://linked.open...dnocenehoVysledku	1947
http://linked.open...ai/riv/idVysledku	RIV/00216305:26230/14:PU112060
http://linked.open...riv/jazykVysledku	cze - čeština
http://linked.open.../riv/klicovaSlova	Cartesian genetic programming, transistor, Zynq, acceleration (en)
http://linked.open.../riv/klicoveSlovo	Cartesian genetic programming Zynq transistor acceleration
http://linked.open...ontrolniKodProRIV	[206C9DE33543]
http://linked.open...v/mistoKonaniAkce	Brno
http://linked.open...i/riv/mistoVydani	Brno
http://linked.open...i/riv/nazevZdroje	Proceedings of the 20th Student Conference, EEICT 2014
http://linked.open...in/vavai/riv/obor	IN
http://linked.open...ichTvurcuVysledku	1 (xsd:int)
http://linked.open...cetTvurcuVysledku	1 (xsd:int)
http://linked.open...vavai/riv/projekt	Advanced Methods for Evolutionary Design of Complex Digital Circuits
http://linked.open...UplatneniVysledku	2014
http://linked.open...iv/tvurceVysledku	Mrázek, Vojtěch
http://linked.open...vavai/riv/typAkce	CST - Celostátní
http://linked.open.../riv/zahajeniAkce	2014-04-24 (xsd:date)
number of pages	3 (xsd:int)
http://purl.org/ne...btex#hasPublisher	Vysoké učení technické v Brně
https://schema.org/isbn	978-80-214-4923-7
http://localhost/t...ganizacniJednotka	26230

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 77 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software