About: Testability Analysis and Improvements of Register-Transfer Level Digital Circuits

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Testability Analysis and Improvements of Register-Transfer Level Digital Circuits Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
Description	Článek prezentuje novou metodu analýzy testovatelnosti číslicových obvodů popsaných na úrovni megistrových přenosů. V článku je ukázáno, že je-li každý modul, z knihovny modulů tvořících strukturu daného obvodu, vybaven kromě informace vztažené k návrhu i vhodnou diagnostickou informací, lze dosáhnout mnohem přesnějšího ohodnocení testovatelnosti daného obvodu. K popisu zmíněné informace je využit matematický model založený na koncepci virtuálních portů. Samotná metoda analýzy testovatelnosti je založena na analýze dvou speciálních orientovaných grafů představujících model toku diagnostických dat daným obvodem. V článku jseou prezentovány experimentální výsledky dosažené aplikací této metody a tyto výsledky jsou porovnány s výsledky jiných existujících metod. (cs) The paper presents novel testability analysis method applicable to regis-ter-transfer level digital circuits.<br>It is shown if each module stored in a design library is equipped both with information related to design<br>and information related to testing, then more accurate testability results can be achieved. A mathematical model based on virtual port conception is utilized to describe the information and proposed testability analysis method.<br>In order to be effective, the method is based on the idea of searching two special digraphs developed for the purpose.<br>Experimental results gained by the method are presented<br>and compared with results of existing methods. The paper presents novel testability analysis method applicable to regis-ter-transfer level digital circuits.<br>It is shown if each module stored in a design library is equipped both with information related to design<br>and information related to testing, then more accurate testability results can be achieved. A mathematical model based on virtual port conception is utilized to describe the information and proposed testability analysis method.<br>In order to be effective, the method is based on the idea of searching two special digraphs developed for the purpose.<br>Experimental results gained by the method are presented<br>and compared with results of existing methods. (en)
Title	Testability Analysis and Improvements of Register-Transfer Level Digital Circuits Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů (cs) Testability Analysis and Improvements of Register-Transfer Level Digital Circuits (en)
skos:prefLabel	Testability Analysis and Improvements of Register-Transfer Level Digital Circuits Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů (cs) Testability Analysis and Improvements of Register-Transfer Level Digital Circuits (en)
skos:notation	RIV/00216305:26230/06:PU66986!RIV07-GA0-26230___
http://linked.open.../vavai/riv/strany	441-464
http://linked.open...avai/riv/aktivita	P
http://linked.open...avai/riv/aktivity	P(GA102/04/0737), P(GP102/05/P193)
http://linked.open...iv/cisloPeriodika	5
http://linked.open...vai/riv/dodaniDat	2007
http://linked.open...aciTvurceVysledku	Strnadel, Josef
http://linked.open.../riv/druhVysledku	J - Článek v odborném periodiku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Vysoké učení technické v Brně / Fakulta informačních technologií
http://linked.open...dnocenehoVysledku	503537
http://linked.open...ai/riv/idVysledku	RIV/00216305:26230/06:PU66986
http://linked.open...riv/jazykVysledku	eng - angličtina
http://linked.open.../riv/klicovaSlova	digital circuit, testing, register-transfer level, data-path, testability analysis, design for testability, scan technique (en)
http://linked.open.../riv/klicoveSlovo	data-path digital circuit testing testability analysis design for testability register-transfer level scan technique
http://linked.open...odStatuVydavatele	SK - Slovenská republika
http://linked.open...ontrolniKodProRIV	[0A68AEB256DB]
http://linked.open...i/riv/nazevZdroje	Computing and Informatics
http://linked.open...in/vavai/riv/obor	JC
http://linked.open...ichTvurcuVysledku	1 (xsd:int)
http://linked.open...cetTvurcuVysledku	1 (xsd:int)
http://linked.open...vavai/riv/projekt	Modern methods of digital system synthesis Optimizing Methods in Digital Systems Diagnosis
http://linked.open...UplatneniVysledku	2006
http://linked.open...v/svazekPeriodika	25
http://linked.open...iv/tvurceVysledku	Strnadel, Josef
issn	1335-9150
number of pages	24 (xsd:int)
http://localhost/t...ganizacniJednotka	26230
is http://linked.open...avai/riv/vysledek of	Testability Analysis and Improvements of Register-Transfer Level Digital Circuits Testability Analysis and Improvements of Register-Transfer Level Digital Circuits

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 58 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software