About: Programmable logic devices

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Programmable logic devices - the VHDL language Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
Description	Syntax of VHDL language. Modeling of combinational and sequential subsystems. Functional and timing verification of models. Examples of VHDL designs. The textbook uses IEEE standard for types and functions definition - the numeric_std. (en) Syntaxe jazyka VHDL. Modelování kombinačních a sekvenčních subsystémů. Ověření funkce a časových parametrů modelů. Příklady konstrukcí v jazyku VHDL. Skripta používají standard IEEE pro definici typů a funkcí - slohu numeric_std Syntaxe jazyka VHDL. Modelování kombinačních a sekvenčních subsystémů. Ověření funkce a časových parametrů modelů. Příklady konstrukcí v jazyku VHDL. Skripta používají standard IEEE pro definici typů a funkcí - slohu numeric_std (cs)
Title	Programmable logic devices - the VHDL language (en) Programovatelné logické obvody - jazyk VHDL Programovatelné logické obvody - jazyk VHDL (cs)
skos:prefLabel	Programmable logic devices - the VHDL language (en) Programovatelné logické obvody - jazyk VHDL Programovatelné logické obvody - jazyk VHDL (cs)
skos:notation	RIV/00216305:26220/10:PU88807!RIV11-MSM-26220___
http://linked.open...avai/riv/aktivita	Z
http://linked.open...avai/riv/aktivity	Z(MSM0021630513)
http://linked.open...vai/riv/dodaniDat	2011
http://linked.open...aciTvurceVysledku	Kolouch, Jaromír
http://linked.open.../riv/druhVysledku	O - Ostatní výsledky nezařaditelné do žádného z výše uvedených druhů výsledku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Vysoké učení technické v Brně / Fakulta elektrotechniky a komunikačních technologií
http://linked.open...dnocenehoVysledku	282693
http://linked.open...ai/riv/idVysledku	RIV/00216305:26220/10:PU88807
http://linked.open...riv/jazykVysledku	cze - čeština
http://linked.open.../riv/klicovaSlova	VHDL language, synthesis, implementation, simulation, timing analysis, combinational and sequential subsystems, state machines (en)
http://linked.open.../riv/klicoveSlovo	implementation simulation synthesis VHDL language combinational and sequential subsystems state machines timing analysis
http://linked.open...ontrolniKodProRIV	[982943CE1E37]
http://linked.open...in/vavai/riv/obor	JA
http://linked.open...ichTvurcuVysledku	1 (xsd:int)
http://linked.open...cetTvurcuVysledku	1 (xsd:int)
http://linked.open...UplatneniVysledku	2010
http://linked.open...iv/tvurceVysledku	Kolouch, Jaromír
http://linked.open...n/vavai/riv/zamer	Advanced Electronic Communication Systems and Technologies (ELCOM)
http://localhost/t...ganizacniJednotka	26220

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 58 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software