This article refers with FPGA utilization to implement parts of radio-communication system for code multiplex. The article describes efficient Gold generator design of spreading codes in FPGA. (en)
Článok pojednáva o využití hradlových polí FPGA k implementácii generátora pseudonáhodných sekvencií pre kódový multiplex. Článok popisuje efektívny návrh Goldovho generátora rozprestieracích kódov v obvode FPGA. Navrhnuté zapojenie je riešené v jazyku VHDL v návrhovom systéme Xilinx ISE Foundation a simulované v simulačnom nástroji Modelsim.
Článok pojednáva o využití hradlových polí FPGA k implementácii generátora pseudonáhodných sekvencií pre kódový multiplex. Článok popisuje efektívny návrh Goldovho generátora rozprestieracích kódov v obvode FPGA. Navrhnuté zapojenie je riešené v jazyku VHDL v návrhovom systéme Xilinx ISE Foundation a simulované v simulačnom nástroji Modelsim. (cs)