| Attributes | Values |
|---|
| rdf:type
| |
| rdfs:seeAlso
| |
| Description
| - The project shall develop methods and algorithms for design of dependable digital systems realized by FPGA programmable devices. The initial description of such a system and the exploration of its possible architectures will commence at a lever higher than the RT level usual today. Because the descriptive languages used will have a formally-defined semantics, formal methods will be employed to verify correctness and other properties of the system. Core dependability parameters will be estimated early in the design process. Dependability criteria will control further design. The resulting design will be accompanied by algorithmically produced dependability models that will be of practical relevance. To achieve this goal, alternative ways to model the influence of SEU faults on FPGA circuits will be explored and compared with the results of Accelerated Life Tests (ALTs) under neutron irradiation. To eveluate SEU resistance of a design, fault injection methods into simulation models as well as into real devices together with formal fault classification methods will be employed. Suitable methods of redundancy introduction will be found to secure blocks of various kinds (combinational blocks, sequential blocks of synchronous and asynchronous construction) with respect to minimal system speed and cost degradation. The designed methods will be tested on benchmark circuits and compared to existing results. The results will be published through standard channels, that is, in refereed international journals and conferences. (en)
- V projektu vzniknou metody a algoritmy návrhu spolehlivých číslicových systémů, realizovaných pomocí programovatelných obvodů FPGA. Počáteční popis takového systému a prozkoumávání jeho možných architektur proběhne na úrovni abstrakce vyšší než je dosud běžná úroveň registrových přenosů (RTL). Protože použité prostředky budou mít formálně definovanou sémantiku, bude možné použít formální metody pro verifikaci a ověření vlastností systému. V počáteční fázi bude možné odhadnout základní vlastnosti systému co se týče spolehlivosti. Další postup návrhu pak bude řízen splněním zadaných kritérií spolehlivosti. Výsledný návrh bude pak doprovázen spolehlivostními modely s důrazem na jejich algoritmickou produkci a praktickou relevanci. Pro splnění tohoto cíle budou prozkoumány možnosti modelování vlivu SEU poruch na obvody FPGA a porovnány s výsledky zrychlených testů životnosti (Accelerated Life Test, ALT) v prostředí toku neutronů. Pro vyhodnocení odolnosti konkrétního návrhu proti poruchám SEU bude použito injekce poruch jak v simulačních modelech, tak v reálných obvodech, a dále formálních metod klasifikace poruch. Pro bloky různých druhů (kombinační bloky, sekvenční bloky synchronní i asynchronní) budou navrženy vhodné způsoby zabezpečení redundancí s ohledem na minimální degradaci parametrů systému a jeho cenu. Navržené postupy návrhu a verifikace budou ověřeny na zkušebních příkladech a porovnány s výsledky dosud běžných postupů. Výsledky budou zveřejněny standardní metodou, to jest v recenzovaných mezinárodních časopisech a konferencích.
|
| Title
| - Verifikace a spolehlivost návrhu číslicových systémů
- Verification and dependability of digital systems design (en)
|
| skos:notation
| |
| http://linked.open...avai/cep/aktivita
| |
| http://linked.open...kovaStatniPodpora
| |
| http://linked.open...ep/celkoveNaklady
| |
| http://linked.open...datumDodatniDoRIV
| |
| http://linked.open...i/cep/druhSouteze
| |
| http://linked.open...ep/duvernostUdaju
| |
| http://linked.open.../cep/fazeProjektu
| |
| http://linked.open...ai/cep/hlavniObor
| |
| http://linked.open...vai/cep/kategorie
| |
| http://linked.open.../cep/klicovaSlova
| - dependability; digital systems; formal verification methods (en)
|
| http://linked.open...ep/partnetrHlavni
| |
| http://linked.open...inujicichPrijemcu
| |
| http://linked.open...cep/pocetPrijemcu
| |
| http://linked.open...ocetSpoluPrijemcu
| |
| http://linked.open.../pocetVysledkuRIV
| |
| http://linked.open...enychVysledkuVRIV
| |
| http://linked.open...lneniVMinulemRoce
| |
| http://linked.open.../prideleniPodpory
| |
| http://linked.open...iciPoslednihoRoku
| |
| http://linked.open...atUdajeProjZameru
| |
| http://linked.open...usZobrazovaneFaze
| |
| http://linked.open...ai/cep/typPojektu
| |
| http://linked.open...ep/ukonceniReseni
| |
| http://linked.open.../cep/vedlejsiObor
| |
| http://linked.open...ep/zahajeniReseni
| |
| http://linked.open...tniCyklusProjektu
| |
| http://linked.open...n/vavai/cep/vyzva
| |
| http://linked.open.../cep/klicoveSlovo
| - dependability
- digital systems
|
| is http://linked.open...vavai/cep/projekt
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)