About: Technology for improving the testability of modern digital circuits     Goto   Sponge   NotDistinct   Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Projekt, within Data Space : linked.opendata.cz associated with source document(s)

AttributesValues
rdf:type
Description
  • Projekt si klade za cíl vytvořit novou technologii, jejíž výsledkem bude prototyp a návod, jak provádět diagnostiku SoC obvodu. Metoda, kterou chceme použít pro testování SoC obvodů je založena na tzv. RESPIN architektuře, kompatibilní s normou IEEE P1500. RESPIN architektura umožňuje rekonfigurovat zapojení jednotlivých jader obvodu tak, že každé jádro je testováno za pomocí jader okolních. Testovací data mohou být přenášena v komprimovaném tvaru a jejich dekomprese bude prováděna s pomocí okolních rekonfigurovaných jader až uvnitř obvodu. Pro tuto architekturu budou generovány komprimované testovací posloupnosti pomocí programu COMPAS, který byl vytvořen na pracovišti navrhovatele, prototyp bude realizován na obvodech FPGA ATMEL. Pro zlepšení diagnostikynavrhovaných obvodů bude vytvořen prostředek pro urychlení simulace poruch pomocí modelů implementovaných na dynamicky rekonfigurovatelných obvodech. (cs)
  • The project aims at creating a new technology for diagnosing SoC-type digital circuits; project outputs will be a prototype and methodology. The method used for testing SoC circuits will be based on the so-called RESPIN architecture (IEEE P1500 compliant). The RESPIN architecture considers reconfiguration of each circuit core so that each core can be tested by the cores in its neighbourhood. Test vectors can be applied in a compressed form and the decompression can be done in the circuit using the neighbouring reconfigurable cores. The compressed test vectors for this architecture will be generated using the COMPAS tool designed and implemented by the applicant's team. The prototype will be implemented using the FPGA circuits from Atmel. To improve the testability of the designed circuits a tool will be created that will speed up fault simulation using circuit models implemented in dynamically reconfigurable FPGA circuits. (en)
Title
  • Technologie pro zlepšení testovatelnosti moderních číslicových obvodů (cs)
  • Technology for improving the testability of modern digital circuits (en)
http://linked.open...vai/cislo-smlouvy
http://linked.open...avai/druh-souteze
http://linked.open...domain/vavai/faze
http://linked.open...vavai/hlavni-obor
http://linked.open...vai/vedlejsi-obor
http://linked.open...vavai/id-aktivity
http://linked.open.../vavai/id-souteze
http://linked.open...n/vavai/kategorie
http://linked.open...vai/klicova-slova
  • testability; fault simulation; field-programmable gate array; dynamic reconfiguration; embedded systems; system on a chip (SoC) (en)
http://linked.open...avai/konec-reseni
http://linked.open...nujicich-prijemcu
http://linked.open...avai/poskytovatel
http://linked.open...avai/start-reseni
http://linked.open...ai/statni-podpora
http://linked.open...vavai/typProjektu
http://linked.open...ai/uznane-naklady
http://linked.open...ai/pocet-prijemcu
http://linked.open...cet-spoluprijemcu
http://linked.open...ai/pocet-vysledku
http://linked.open...ku-zverejnovanych
is http://linked.open...ain/vavai/projekt of
Faceted Search & Find service v1.16.118 as of Jun 21 2024


Alternative Linked Data Documents: ODE     Content Formats:   [cxml] [csv]     RDF   [text] [turtle] [ld+json] [rdf+json] [rdf+xml]     ODATA   [atom+xml] [odata+json]     Microdata   [microdata+json] [html]    About   
This material is Open Knowledge   W3C Semantic Web Technology [RDF Data] Valid XHTML + RDFa
OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 47 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software