Attributes | Values |
---|
rdf:type
| |
Description
| - Některé aplikace zpracovávající informace, jako například monitorování počítačových sítí, musí neustále provádět zpracování rychle přicházejících dat. S rostoucí rychlostí přenosu dat je vhodné toto zpracovávání provádět prostřednictvím hardwareové implementace. V tomto příspěvku je navržen konfigurační systém generující VHDL specifikaci hardwarového obvodu pro zpracování dat založeném na uživatelské definici dat a výpočetních operací. Systém je zaměřen na monitorování provozu v multigigabitových počítačových sítích. (cs)
- Some information processing applications, such as computer network monitoring, need to continuously perform processing of rapidly incoming data. As the speed of the incoming data increases, it is desirable to perform the processing in the hardware. In this paper, we propose a configuration system that generates a VHDL specification of a hardware data processing circuit based on a user provided definition of data and computation operations. The system focuses on network traffic monitoring in multi-gigabit computer networks.
- Some information processing applications, such as computer network monitoring, need to continuously perform processing of rapidly incoming data. As the speed of the incoming data increases, it is desirable to perform the processing in the hardware. In this paper, we propose a configuration system that generates a VHDL specification of a hardware data processing circuit based on a user provided definition of data and computation operations. The system focuses on network traffic monitoring in multi-gigabit computer networks. (en)
|
Title
| - Automated Generation of Processing Elements for FPGA
- Automated Generation of Processing Elements for FPGA (en)
- Automatické generování procesních elementů pro FPGA (cs)
|
skos:prefLabel
| - Automated Generation of Processing Elements for FPGA
- Automated Generation of Processing Elements for FPGA (en)
- Automatické generování procesních elementů pro FPGA (cs)
|
skos:notation
| - RIV/63839172:_____/08:00001126!RIV09-MSM-63839172
|
http://linked.open...avai/riv/aktivita
| |
http://linked.open...avai/riv/aktivity
| |
http://linked.open...vai/riv/dodaniDat
| |
http://linked.open...aciTvurceVysledku
| |
http://linked.open.../riv/druhVysledku
| |
http://linked.open...iv/duvernostUdaju
| |
http://linked.open...titaPredkladatele
| |
http://linked.open...dnocenehoVysledku
| |
http://linked.open...ai/riv/idVysledku
| - RIV/63839172:_____/08:00001126
|
http://linked.open...riv/jazykVysledku
| |
http://linked.open.../riv/klicovaSlova
| - high-level synthesis; scheduling; flow processing; firmware generation; FPGA; network monitoring (en)
|
http://linked.open.../riv/klicoveSlovo
| |
http://linked.open...ontrolniKodProRIV
| |
http://linked.open...v/mistoKonaniAkce
| |
http://linked.open...i/riv/mistoVydani
| |
http://linked.open...i/riv/nazevZdroje
| - CZ ACM Student Research Competition 2008
|
http://linked.open...in/vavai/riv/obor
| |
http://linked.open...ichTvurcuVysledku
| |
http://linked.open...cetTvurcuVysledku
| |
http://linked.open...UplatneniVysledku
| |
http://linked.open...iv/tvurceVysledku
| |
http://linked.open...vavai/riv/typAkce
| |
http://linked.open.../riv/zahajeniAkce
| |
http://linked.open...n/vavai/riv/zamer
| |
number of pages
| |
http://purl.org/ne...btex#hasPublisher
| |
https://schema.org/isbn
| |