About: Návrh obvodů v jazycích VHDL a Verilog

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Návrh obvodů v jazycích VHDL a Verilog Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
Description	Experimantal study of theoretical basics of Behavioural modelling of sequetial circuits for optimal synthesis in the target of implementation. It deals with Linear Feedback Shift Register for pseudorandom vectors generation, which are suited for pseudorandom testing. Comparation of models sreams to optimalisation of complex sequential circuits and systems. (en) Experimentální studie teoretických základů činnosti sekvenčních obvodů a jejich modelování pro účelu optimální syntézy v dané implementační technologii obsahuje výklad činnosti lineárního zpětnovazebního registru pro vznik pseudonáhodných vektorů vhodných například generování testovacích vektorů. Srovnáním modelů je sledován cíl nalezení vhodných postupů návrhu složitých sekvenčních obvodů a systémů.
Title	Návrh obvodů v jazycích VHDL a Verilog Návrh obvodů v jazycích VHDL a Verilog (cs) The VHDL, and Verilog Support of Digital Circuit Design (en)
skos:prefLabel	Návrh obvodů v jazycích VHDL a Verilog Návrh obvodů v jazycích VHDL a Verilog (cs) The VHDL, and Verilog Support of Digital Circuit Design (en)
skos:notation	RIV/61989100:27240/01:00001086!RIV/2002/GA0/272402/N
http://linked.open.../vavai/riv/strany	16-17
http://linked.open...avai/riv/aktivita	P
http://linked.open...avai/riv/aktivity	P(GA102/00/0939), P(GA102/01/1531)
http://linked.open...iv/cisloPeriodika	11
http://linked.open...vai/riv/dodaniDat	2002
http://linked.open...aciTvurceVysledku	Vlček, Karel
http://linked.open.../riv/druhVysledku	J - Článek v odborném periodiku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Vysoká škola báňská - Technická univerzita Ostrava / Fakulta elektrotechniky a informatiky
http://linked.open...dnocenehoVysledku	688324
http://linked.open...ai/riv/idVysledku	RIV/61989100:27240/01:00001086
http://linked.open...riv/jazykVysledku	cze - čeština
http://linked.open.../riv/klicovaSlova	Digital circuit design, VHDL, Verilog, LFSR, Behavioural description (en)
http://linked.open.../riv/klicoveSlovo	VHDL Verilog LFSR Behavioural description Digital circuit design
http://linked.open...odStatuVydavatele	CZ - Česká republika
http://linked.open...ontrolniKodProRIV	[89ECD2EBAD3F]
http://linked.open...i/riv/nazevZdroje	Sdělovací technika
http://linked.open...in/vavai/riv/obor	JC
http://linked.open...ichTvurcuVysledku	1 (xsd:int)
http://linked.open...cetTvurcuVysledku	4 (xsd:int)
http://linked.open...ocetUcastnikuAkce	0 (xsd:int)
http://linked.open...nichUcastnikuAkce	0 (xsd:int)
http://linked.open...vavai/riv/projekt	Integrated intelligent microsensors and microsystems Formal approaches in digital circuit diagnostics - testable design verification
http://linked.open...UplatneniVysledku	2001
http://linked.open...v/svazekPeriodika	Neuveden
http://linked.open...iv/tvurceVysledku	Vlček, Karel Musil, V. Kovalský, J. Mitrych, J.
issn	0036-9942
number of pages	2 (xsd:int)
http://localhost/t...ganizacniJednotka	27240

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 58 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software