About: Vývoj základních FPGA entit regulátoru dc/dc měniče

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Vývoj základních FPGA entit regulátoru dc/dc měniče Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
Description	This paper describes design of fundamental blocks (entities) for FPGA based controller of dc/dc converter. First, a mathematical background of developed entities is provided. Then, an implementation of entities in FPGA is discussed in detail. Finally, the main advantages and disadvantages of this model are presented. (en) Tento článek se zabývá návrhem základních bloků (entit) pro řídící strukturu dc/dc měniče založeného na struktuře FPGA. Nejprve jsou odvozeny potřebné matematické vztahy pro navržené entity. Nésleduje podrobný popis navržených entit. Nakonec jsou zmíněny výhody a nevýhody tohoto modelu. Tento článek se zabývá návrhem základních bloků (entit) pro řídící strukturu dc/dc měniče založeného na struktuře FPGA. Nejprve jsou odvozeny potřebné matematické vztahy pro navržené entity. Nésleduje podrobný popis navržených entit. Nakonec jsou zmíněny výhody a nevýhody tohoto modelu. (cs)
Title	Vývoj základních FPGA entit regulátoru dc/dc měniče Vývoj základních FPGA entit regulátoru dc/dc měniče (cs) Design of Basic FPGA Entities for Controller of DC/DC Converter (en)
skos:prefLabel	Vývoj základních FPGA entit regulátoru dc/dc měniče Vývoj základních FPGA entit regulátoru dc/dc měniče (cs) Design of Basic FPGA Entities for Controller of DC/DC Converter (en)
skos:notation	RIV/49777513:23220/11:43898043!RIV12-MSM-23220___
http://linked.open...avai/riv/aktivita	S
http://linked.open...avai/riv/aktivity	S
http://linked.open...vai/riv/dodaniDat	2012
http://linked.open...aciTvurceVysledku	Janík, Dušan
http://linked.open.../riv/druhVysledku	O - Ostatní výsledky nezařaditelné do žádného z výše uvedených druhů výsledku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Západočeská univerzita v Plzni / Fakulta elektrotechnická
http://linked.open...dnocenehoVysledku	240984
http://linked.open...ai/riv/idVysledku	RIV/49777513:23220/11:43898043
http://linked.open...riv/jazykVysledku	cze - čeština
http://linked.open.../riv/klicovaSlova	PI regulator, PWM modulator, FPGA (en)
http://linked.open.../riv/klicoveSlovo	PI regulator PWM modulator FPGA
http://linked.open...ontrolniKodProRIV	[102F494CB7F0]
http://linked.open...in/vavai/riv/obor	JA
http://linked.open...ichTvurcuVysledku	1 (xsd:int)
http://linked.open...cetTvurcuVysledku	2 (xsd:int)
http://linked.open...UplatneniVysledku	2011
http://linked.open...iv/tvurceVysledku	Janík, Dušan Truntič, Mitja
http://localhost/t...ganizacniJednotka	23220

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 91 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software