The formal model of the circuit on RT (register transfer) level is described in this paper. This model is used to describe properties of Testable block (TB). Finally is described usage of the TB a farther research. (en)
V článku je popsán formální model obvodu na úrovni RT (register transfer). Model je použit k popsání vlastností testovatelného bloku (TB). Dále je popsáno využití modelu TB a další výzkum.
V článku je popsán formální model obvodu na úrovni RT (register transfer). Model je použit k popsání vlastností testovatelného bloku (TB). Dále je popsáno využití modelu TB a další výzkum. (cs)