About: The formal method exercising in design of the test controller for digital circuits

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: The formal method exercising in design of the test controller for digital circuits Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
Description	Práce se zabývá procesem návrhu řadiče testu na úrovni meziregistrových přenosů (anglicky RTL = <u>R</u>egister <u>T</u>ransfer <u>L</u>evel). Je v ní diskutována problematika přenosu diagnostických dat k testovanému prvku a modelování činnosti řadiče testu při nastavování I-cest za použití formálního prostředku - časovaného automatu. V závěru je nastíněn možný přístup paralelního testování obvodových prvků. Práce se zabývá procesem návrhu řadiče testu na úrovni meziregistrových přenosů (anglicky RTL = <u>R</u>egister <u>T</u>ransfer <u>L</u>evel). Je v ní diskutována problematika přenosu diagnostických dat k testovanému prvku a modelování činnosti řadiče testu při nastavování I-cest za použití formálního prostředku - časovaného automatu. V závěru je nastíněn možný přístup paralelního testování obvodových prvků. (cs) The paper deals with the process of the test controller desing on register transfer level. The problem of diagnostic data transport to the test element and modelling of the test controller function with the help of the timed automata as formal tool is discused. The principle of parallel test access mechanism is shortly explained.  (en)
Title	The formal method exercising in design of the test controller for digital circuits (en) Uplatnění formálních postupů při návrhu řadiče testu číslicového systému Uplatnění formálních postupů při návrhu řadiče testu číslicového systému (cs)
skos:prefLabel	The formal method exercising in design of the test controller for digital circuits (en) Uplatnění formálních postupů při návrhu řadiče testu číslicového systému Uplatnění formálních postupů při návrhu řadiče testu číslicového systému (cs)
skos:notation	RIV/00216305:26230/03:PU42607!RIV11-MSM-26230___
http://linked.open...avai/riv/aktivita	N P V
http://linked.open...avai/riv/aktivity	N, P(GA102/01/1531), V
http://linked.open...vai/riv/dodaniDat	2011
http://linked.open...aciTvurceVysledku	Mika, Daniel
http://linked.open.../riv/druhVysledku	D - Článek ve sborníku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Vysoké učení technické v Brně / Fakulta informačních technologií
http://linked.open...dnocenehoVysledku	632167
http://linked.open...ai/riv/idVysledku	RIV/00216305:26230/03:PU42607
http://linked.open...riv/jazykVysledku	cze - čeština
http://linked.open.../riv/klicovaSlova	Testability, test, test controller, timed automaton (en)
http://linked.open.../riv/klicoveSlovo	timed automaton test test controller Testability
http://linked.open...ontrolniKodProRIV	[41406A1401DC]
http://linked.open...v/mistoKonaniAkce	Zvíkovské Podhradí
http://linked.open...i/riv/mistoVydani	Brno
http://linked.open...i/riv/nazevZdroje	Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků
http://linked.open...in/vavai/riv/obor	JC
http://linked.open...ichTvurcuVysledku	1 (xsd:int)
http://linked.open...cetTvurcuVysledku	1 (xsd:int)
http://linked.open...vavai/riv/projekt	Formal approaches in digital circuit diagnostics - testable design verification
http://linked.open...UplatneniVysledku	2003
http://linked.open...iv/tvurceVysledku	Mika, Daniel
http://linked.open...vavai/riv/typAkce	CST - Celostátní
http://linked.open.../riv/zahajeniAkce	2003-09-24 (xsd:date)
number of pages	7 (xsd:int)
http://purl.org/ne...btex#hasPublisher	Vysoké učení technické v Brně. Fakulta informačních technologií
https://schema.org/isbn	80-214-2471-0
http://localhost/t...ganizacniJednotka	26230

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 47 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software