About: ADC implemented in FPGA device

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: ADC implemented in FPGA device Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Vysledek, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	skos:Concept http://linked.opendata.cz/ontology/domain/vavai/Vysledek
Description	Programovatelné hradlové pole (Field Programmable Gate Array, FPGA) je integrovaný digitální obvod, do kterého můžeme implementovat požadovanou aplikaci. V tomto článku bude požadovaná aplikace ad převodník. Programovatelné hradlové pole (Field Programmable Gate Array, FPGA) je integrovaný digitální obvod, do kterého můžeme implementovat požadovanou aplikaci. V tomto článku bude požadovaná aplikace ad převodník. (cs) ADC was implemented in FPGA device Virtex-5. Was created 8 bits ADC for input analog signal. (en)
Title	ADC implemented in FPGA device (en) Implementace analogově-digitálního převodníku na FPGA Implementace analogově-digitálního převodníku na FPGA (cs)
skos:prefLabel	ADC implemented in FPGA device (en) Implementace analogově-digitálního převodníku na FPGA Implementace analogově-digitálního převodníku na FPGA (cs)
skos:notation	RIV/00216305:26220/12:PU98588!RIV13-MSM-26220___
http://linked.open...avai/riv/aktivita	P S
http://linked.open...avai/riv/aktivity	P(EE2.3.20.0007), S
http://linked.open...iv/cisloPeriodika	05
http://linked.open...vai/riv/dodaniDat	2013
http://linked.open...aciTvurceVysledku	Štraus, Pavel
http://linked.open.../riv/druhVysledku	J - Článek v odborném periodiku
http://linked.open...iv/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open...titaPredkladatele	Vysoké učení technické v Brně / Fakulta elektrotechniky a komunikačních technologií
http://linked.open...dnocenehoVysledku	140772
http://linked.open...ai/riv/idVysledku	RIV/00216305:26220/12:PU98588
http://linked.open...riv/jazykVysledku	cze - čeština
http://linked.open.../riv/klicovaSlova	FPGA, ADC (en)
http://linked.open.../riv/klicoveSlovo	FPGA ADC
http://linked.open...odStatuVydavatele	CZ - Česká republika
http://linked.open...ontrolniKodProRIV	[C36734A65A2F]
http://linked.open...i/riv/nazevZdroje	Sdělovací technika
http://linked.open...in/vavai/riv/obor	JA
http://linked.open...ichTvurcuVysledku	1 (xsd:int)
http://linked.open...cetTvurcuVysledku	1 (xsd:int)
http://linked.open...vavai/riv/projekt	Wireless communication teams
http://linked.open...UplatneniVysledku	2012
http://linked.open...v/svazekPeriodika	2012
http://linked.open...iv/tvurceVysledku	Štraus, Pavel
issn	0036-9942
number of pages	3 (xsd:int)
http://localhost/t...ganizacniJednotka	26220

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 58 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software