Attributes | Values |
---|
rdf:type
| |
rdfs:seeAlso
| |
Description
| - The Time-to-Digit Converter (TDC) performs absolute event time measurement w.r.t. external stable clock signal. The TDC is based on single-chip, all-digital principle currently synthesized into FPGA fabric; event (pulse edge) measurement is performed by coarse counter sampling and on-chip vernier. Multiple event channels within one chip are possible.
- The Time-to-Digit Converter (TDC) performs absolute event time measurement w.r.t. external stable clock signal. The TDC is based on single-chip, all-digital principle currently synthesized into FPGA fabric; event (pulse edge) measurement is performed by coarse counter sampling and on-chip vernier. Multiple event channels within one chip are possible. (en)
|
Title
| - TIME-TO-DIGIT CONVERTER (TDC)
- TIME-TO-DIGIT CONVERTER (TDC) (en)
|
skos:prefLabel
| - TIME-TO-DIGIT CONVERTER (TDC)
- TIME-TO-DIGIT CONVERTER (TDC) (en)
|
skos:notation
| - RIV/00010669:_____/12:#0001526!RIV13-MPO-00010669
|
http://linked.open...avai/riv/aktivita
| |
http://linked.open...avai/riv/aktivity
| |
http://linked.open...vai/riv/dodaniDat
| |
http://linked.open...aciTvurceVysledku
| |
http://linked.open.../riv/druhVysledku
| |
http://linked.open...iv/duvernostUdaju
| |
http://linked.open...onomickeParametry
| - Převodník čas-číslo je základním stavebním kamenem jednofotonového laserového dálkoměru; dále je použitelný jako součást přístrojů pro fluorescenční spektroskopii, pro časově korelované zobrazování v medicíně a pro měření času a frekvence v telekomunikačních a navigačních systémech. Výroba a prodej takovéhoto převodníku zvýší příjmy v řádech stovek tis. Kč.
|
http://linked.open...titaPredkladatele
| |
http://linked.open...dnocenehoVysledku
| |
http://linked.open...ai/riv/idVysledku
| - RIV/00010669:_____/12:#0001526
|
http://linked.open...terniIdentifikace
| |
http://linked.open...riv/jazykVysledku
| |
http://linked.open...vai/riv/kategorie
| |
http://linked.open.../riv/klicovaSlova
| - time-to-digit converter; FPGA; passive delay line (en)
|
http://linked.open.../riv/klicoveSlovo
| |
http://linked.open...ontrolniKodProRIV
| |
http://linked.open.../licencniPoplatek
| |
http://linked.open...in/vavai/riv/obor
| |
http://linked.open...ichTvurcuVysledku
| |
http://linked.open...cetTvurcuVysledku
| |
http://linked.open...UplatneniVysledku
| |
http://linked.open...echnickeParametry
| - Reference clock (100 MHz); inputs: channel #1 event input; input signal standards, channel #2 event input; input signal standards: (a) 3.3V LVCMOS @50 W/1 W, SMA connectors, (b) LVDS/RSPECL, RJ-45 connectors, (c) high-speed comparators, SMA connectors; output: USB 1.1 CDC ACM (virtual serial port); maximum repeating frequency: 10 MHz (limited by USB 1.1 & protocol verbosity). Funkční vzorek byl vyroben a ověřen.
|
http://linked.open...iv/tvurceVysledku
| - Michálek, Vojtěch
- Vacek, Michael
- Peca, Marek
|
http://linked.open...avai/riv/vlastnik
| |
http://linked.open...itiJinymSubjektem
| |