About: Formal approach to digital circuits test scheduling

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: Formal approach to digital circuits test scheduling Goto Sponge NotDistinct Permalink

An Entity of Type : http://linked.opendata.cz/ontology/domain/vavai/Projekt, within Data Space : linked.opendata.cz associated with source document(s)

Attributes	Values
rdf:type	http://linked.opendata.cz/ontology/domain/vavai/Projekt
rdfs:seeAlso	http://www.isvav.cz/projectDetail.do?rowId=GP102/03/P176
Description	The topic of the proposed project is a methodology for scheduling of a test of digital circuits structure at Register Transfer (RT) level. The structure consist of mutually interconnected units. It is supposed that the circuit structure was previouslyanalysed from the testability point of view and the method of the test application for each unit was proposed. For this purpose, the testability analysis methodology developed under main project and introduced by proposer in his doctoral thesis can beused. In the same thesis, a formal model of the circuit under analysis and its properties important from the diagnostic point of view were presented. A starting point is the model of the circuit and results of previously performed testability analysiswhich sayhow (along which paths and using which units) the test application process will run for each tested unit. The aim of this project is to develop a formal methodology which identifies optimal sequence of the test of units, synchronization of (en) Tématem navrženého projektu je metodika pro plánování testu struktury číslicových obvodů na úrovni meziregistrových přenosů (RT) sestávající z mnoha vzájemně propojených jednotek. Předpokládá se, že struktura obvodu byla již dříve analyzována a bylnavržen způsob aplikace testu na jednotlivé jednotky. K tomuto účelu lze využít metodiku pro analýzu testovatelnosti, která byla vyvinuta v rámci nosného projektu a popsána navrhovatelem v jeho disertační práci. Tam byl též prezentován formální modelanalyzovaného obvodu a jeho vlastností důležitých z pohledu diagnostiky. Je tedy k dispozici model obvodu a výsledky předchozí analýzy, které říkají jakým způsobem (po jakých cestách, s využitím kterých jednotek) bude probíhat aplikace testu každékonkrétní jednotky. V rámci tohoto projektu by se řešily otázky testu obvodu jako celku, tj. nejvýhodnější pořadí testu jednotek, možnosti proudového testovaní, synchronizace toku diagnostických dat a možnosti paralelizace testu jednotek obvodu. Řešení
Title	Formal approach to digital circuits test scheduling (en) Formální přístup k plánování testu číslicových obvodů
skos:notation	GP102/03/P176
http://linked.open...avai/cep/aktivita	Post-graduate (doctorate) grants
http://linked.open...kovaStatniPodpora	http://linked.opendata.cz/resource/domain/vavai/projekt/GP102%2F03%2FP176/celkovaStatniPodpora
http://linked.open...ep/celkoveNaklady	http://linked.opendata.cz/resource/domain/vavai/projekt/GP102%2F03%2FP176/celkoveNaklady
http://linked.open...datumDodatniDoRIV	2008-05-19 (xsd:date)
http://linked.open...i/cep/druhSouteze	VS - Veřejná soutěž ve výzkumu a vývoji
http://linked.open...ep/duvernostUdaju	S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
http://linked.open.../cep/fazeProjektu	33526477
http://linked.open...ai/cep/hlavniObor	JC - Počítačový hardware a software
http://linked.open...hodnoceniProjektu	U - Uspěl podle zadání, tj. byly splněny cíle a jeho předpokládané výsledky uvedené ve smlouvě / rozhodnutí o poskytnutí podpory
http://linked.open...vai/cep/kategorie	ZV - Základní výzkum
http://linked.open.../cep/klicovaSlova	Neuvedeno. (en)
http://linked.open...ep/partnetrHlavni	Fakulta informačních technologií
http://linked.open...inujicichPrijemcu	0 (xsd:int)
http://linked.open...cep/pocetPrijemcu	1 (xsd:int)
http://linked.open...ocetSpoluPrijemcu	0 (xsd:int)
http://linked.open.../pocetVysledkuRIV	8 (xsd:int)
http://linked.open...enychVysledkuVRIV	8 (xsd:int)
http://linked.open...okUkonceniPodpory	2005
http://linked.open...okZahajeniPodpory	2003
http://linked.open...iciPoslednihoRoku	2006
http://linked.open...atUdajeProjZameru	2006
http://linked.open.../vavai/cep/soutez	SGA02003GA1PD
http://linked.open...usZobrazovaneFaze	DUU
http://linked.open...ai/cep/typPojektu	P - Projekt výzkumu a vývoje financovaný ze státního rozpočtu
http://linked.open...jektu+dodavatelem	Cílem projektu bylo vytvořit metodiku pro plánování testu číslicového obvodu na úrovni RT. Předpokládá se, že u obvodu byla již provedena analýza testovatelnosti s využitím konceptu i cest a bylo pro testování každého prvku stanoveno, jaký bude tok diagn (cs) The aim of the project was to create a methodology of RT level digital circuit scheduling. It is assumed that a testability analysis using the i path concept was already performed and that a flow of diagnostic data through the circuit was stated. The met (en)
http://linked.open...tniCyklusProjektu	ZBKU
is http://linked.open...vavai/cep/projekt of	http://linked.opendata.cz/resource/domain/vavai/cep/ucast/GP102%2F03%2FP176/2003/orjk%3A26220 http://linked.opendata.cz/resource/domain/vavai/cep/ucast/GP102%2F03%2FP176/2004/orjk%3A26230 http://linked.opendata.cz/resource/domain/vavai/cep/ucast/GP102%2F03%2FP176/2005/orjk%3A26230 http://linked.opendata.cz/resource/domain/vavai/cep/ucast/GP102%2F03%2FP176/2006/orjk%3A26230 http://linked.opendata.cz/resource/domain/vavai/cep/ucast/GP102%2F03%2FP176/2007/orjk%3A26220 http://linked.opendata.cz/resource/domain/vavai/cep/ucast/GP102%2F03%2FP176/2007/orjk%3A26230

Faceted Search & Find service v1.16.118 as of Jun 21 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3240 as of Jun 21 2024, on Linux (x86_64-pc-linux-gnu), Single-Server Edition (126 GB total memory, 58 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software