Attributes | Values |
---|
rdf:type
| |
rdfs:seeAlso
| |
Description
| - The project deals with evolvable hardware, i.e. it combines evolutionary algorithms with reconfigurable hardware. Evolvable hardware enables to design high-performance and adaptive solutions for such applications in which the problem specification isunknown in the design time or can vary in time. The routine design of such applications is in fact impossible in Field Programmable Gate Arrays (FPGA) nowadays. The goal of the project is to introduce, develop, and test a methodology for evolvablehardware based application(s) design, which utilizes common FPGAs. In particular, a design system that will assist the designer during application design and which will enable to generate the description of application's software as well as hardwareparts (e.g. as IP macros) will be developed. The methodology will be based on component approach to evolvable hardware and virtual reconfigurable devices introduced by the proposer. Adaptive embedded (e.g. multimedia) systems represent typical (en)
- Projekt spadá do oblasti tzv. vyvíjejících se obvodů, tj. kombinace evolučních algoritmů a rekonfigurovatelných obvodů. Vyvíjející se obvody umožňují navrhnout výkonné a adaptivní řešení pro takové aplikace, ve kterých specifikace problému není známa vdobě návrhu nebo se mění v čase. V současné době není prakticky možné rutině navrhovat aplikace založené na vyvíjejících se obvodech pracující v proměnném prostředí, které využívají programovatelná hradlová pole (FPGA). Cílem projektu je vypracovat,ověřit a zavést metodologii pro návrh aplikací založených na vyvíjejících se obvodech v běžně dostupných FPGA. Zejména se bude jednat o implementaci návrhového systému (popř. modulů návrhového systému), který bude asistovat návrháři během návrhu aplikacea kterýumožní automaticky vygenerovat programy a obvody cílové aplikace (např. jako IP makra). Metodologie bude založena na komponentním přístupu k vyvíjejícím se obvodům a virtuálních rekonfigurovatelných obvodech, které zavedl navrhovatel projektu.
|
Title
| - Evolvable hardware based applications design methods (en)
- Metody návrhu aplikací založených na vyvíjejících se obvodech
|
skos:notation
| |
http://linked.open...avai/cep/aktivita
| |
http://linked.open...kovaStatniPodpora
| |
http://linked.open...ep/celkoveNaklady
| |
http://linked.open...datumDodatniDoRIV
| |
http://linked.open...i/cep/druhSouteze
| |
http://linked.open...ep/duvernostUdaju
| |
http://linked.open.../cep/fazeProjektu
| |
http://linked.open...ai/cep/hlavniObor
| |
http://linked.open...hodnoceniProjektu
| |
http://linked.open...vai/cep/kategorie
| |
http://linked.open.../cep/klicovaSlova
| |
http://linked.open...ep/partnetrHlavni
| |
http://linked.open...inujicichPrijemcu
| |
http://linked.open...cep/pocetPrijemcu
| |
http://linked.open...ocetSpoluPrijemcu
| |
http://linked.open.../pocetVysledkuRIV
| |
http://linked.open...enychVysledkuVRIV
| |
http://linked.open...okUkonceniPodpory
| |
http://linked.open...okZahajeniPodpory
| |
http://linked.open...iciPoslednihoRoku
| |
http://linked.open...atUdajeProjZameru
| |
http://linked.open.../vavai/cep/soutez
| |
http://linked.open...usZobrazovaneFaze
| |
http://linked.open...ai/cep/typPojektu
| |
http://linked.open...jektu+dodavatelem
| - A theory of evolvable computing was formulated and a method proposed to the implementation of evolvable hardware in common field programmable gate arrays (FPGA). This method, which utilizes virtual reconfigurable circuits, was used for a complete impleme (en)
- Byla zformulována teorie vyvíjejícího se počítání a navržena metoda realizace vyvíjejících se obvodů v běžně dostupných programovatelných hradlových polích (FPGA). Tato metoda, která využívá virtuální rekonfigurovatelné obvody, byla použita pro kompletní (cs)
|
http://linked.open...tniCyklusProjektu
| |
is http://linked.open...vavai/cep/projekt
of | |