Procesy ověřování a garance kvality založené převážně na práci lidí nejsou vhodné pro vývoj dnešních rozsáhlých hardwarových a softwarových systémů. Perspektivním řešením je použití automatizovaných nástrojů pro formální verifikaci systémů. A právě výzkum v oblasti automatické formální verifikace je tématem předkládaného projektu. Navrhovatel se chce konkrétně zaměřit na tři oblasti: vlastnosti temporálních logik a využití těchto vlastností při konstrukci nových a vylepšení stávajících verifikačních algoritmů, vlastnosti formalismů pro popis nekonečně stavových systémů - jejich vyjadřovací síla a rozhodnutelnost základních verifikačních problémů pro odpovídající třídy nekonečně stavových systémů, progresivní směry ve verifikaci softwaru - zejména verifikace vlastností souvisejících s dynamicky alokovanou pamětí a aplikace verifikačních technik na běžné programovací jazyky. Výstupem projektu budou publikace v mezinárodních časopisech a na mezinárodních konferencích a (cs)
Quality assurance processes based mainly on humans are not suitable for development of current extensive hardware and software systems. Application of automatic verification tools is a promising solution. Research in the area of automatic formal verification is the aim of the proposed project. More precisely, the proposer intends to focus on the following three areas. Properties of temporal logics and aplication of these properties to development of new or improvement of the current verificationalgorithms properties of formalisms for modeling infinite-state systems - their expressive power and decidability of basic verification problems for the corresponding classes of infinite-state systems progressive directions in software verifications - inparticular verification of properties related to dynamic memory allocation and applications of verification techiques to common programming languages. The output of this research project will be papers in international journals and papers at (en)