| Attributes | Values |
|---|
| rdf:type
| |
| Description
| - Hlavním cílem projektu je vytvoření teoreticko-metodologického zázemí počítačem podporované a automatické verifikace rozsáhlých softwarových a hardwarových systémů. Projekt si klade za úkol podpořit vývoj metodologií, technologií a nástrojů softwarového inženýrství v oblasti technik automatické verifikace. Projekt přispěje k výzkumu směřujícímu k rozvoji poznatků o technologiích pro realistické modelování rozsáhlých systémů, včetně systémů reálného času a pravděpodobnostních systémů, specielně s ohledem na bezpečnost jejich provozu. Cílem je navrhnout efektivní implementace těchto modelů a na nich založených metodologiích pro efektivní verifikaci. Projekt se zaměří na zapouzdřené, distribuované a paralelní systémy. Vzhledem k výpočetní náročnosti a rozsáhlosti procesu verifikace je cílem navrhnout metodologie využívající v maximální míře i nové možnosti výpočetních technologií, např. ve smyslu paralelního a distribuovaného počítaní a v hierarchickém přístupu k paměti. (cs)
- The main objective of the project is to create a theoretical and methodological base for computer-aided and automatic verification and validation of large software and hardware systems. The project aims to support the development of methodologies, technologies and tools of software engineering in automatic and computer-aided verificacion. The project is to contribute to the research into new technologies for a realistic modelling of large systems, including real-time systems and probabilistic systems, especially with respect to their safety. The aim is to design effective implementations of these models as well as efficient verification technologies based on such models. The project will focus on embedded, distributed and parallel systems. Taking into consideration the complexity of verification processes, the aim is to design methodologies that will make the maximum possible use of new information technologies, such as parallel and distributed computing and hierarchical memories. (en)
|
| Title
| - Techniques for automatic verification and validation of software and hardware systems (en)
- Techniky automatické verifikace a validace softwarových a hardwarových systémů (cs)
|
| http://linked.open...vai/cislo-smlouvy
| |
| http://linked.open...lsi-vedlejsi-obor
| |
| http://linked.open...avai/druh-souteze
| |
| http://linked.open...domain/vavai/faze
| |
| http://linked.open...vavai/hlavni-obor
| |
| http://linked.open...vai/vedlejsi-obor
| |
| http://linked.open...vavai/id-aktivity
| |
| http://linked.open.../vavai/id-souteze
| |
| http://linked.open...n/vavai/kategorie
| |
| http://linked.open...vai/klicova-slova
| - computer aided and automatic verification; theory and technology of modelling of large systems; methodology of software engineering; embedded systems; parallel and distributed systems; real time systems (en)
|
| http://linked.open...avai/konec-reseni
| |
| http://linked.open...nujicich-prijemcu
| |
| http://linked.open...avai/poskytovatel
| |
| http://linked.open...avai/start-reseni
| |
| http://linked.open...ai/statni-podpora
| |
| http://linked.open...vavai/typProjektu
| |
| http://linked.open...ai/uznane-naklady
| |
| http://linked.open...ai/pocet-prijemcu
| |
| http://linked.open...cet-spoluprijemcu
| |
| http://linked.open...ai/pocet-vysledku
| |
| http://linked.open...ku-zverejnovanych
| |
| is http://linked.open...ain/vavai/projekt
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)