| Attributes | Values |
|---|
| rdf:type
| |
| Description
| - The development kit is based on Field Programming Gate Array Cyclone II series, type EP2C35F672C8. Development kit is powered from external source in range 7 to 15 V and minimal 1A of current. The core and peripheral is powered from two DC-DC switching power supplies. The first DC-DC power supply is used for peripheral (+3.3 V), second DC-DC power supply is used for core (+1.2 V). The FPGA can be programmed using two programming interfaces - JTAG interface and EPCS programmer interface. As functional outputs have development kit a totally 32 digital IO. Development kit has totally eight inputs- four switches and four buttons. To display text information development kit has two possibilities. First possibility is show text at LCD 16x2 character display. Second possibility is show text at seven-segment display. Development kit has also Ethernet and virtual serial link. (en)
- Vývojový kit s FPGA Altera je postaven na hradlovém poli řady Cyclone II, typ EP2C35F672C8. Vývojový kit je napájen stabilizovaným stejnosměrným napětím v rozsahu 7-15V. Proudové zatížení napájenícho zdroje minimálně 1A. Jádro a periférie vývojového kitu je napájeno pomocí dvou DC-DC měničů pro napájení periférií (+5 V a +3.3 V) a jednoho lineárního stabilizátoru pro napětí jádra FPGA (+1.2 V). Hradlové pole je možné programovat pomocí JTAG programátoru nebo programátoru EPCS paměti. Jako funkční vstupy/výstupy má vývojový kit k dispozici celkem 4x8 datových vývodů + 8xzem. Vstupů od uživatele má vývojový kit celkem osm - čtyři vstupy jako přepínače a čtyři vstupy jako tlačítka. Pro plnohodnotné zobrazení výstupní informace z FPGA je k dispozici LCD displej 2x16 znaků. Alternativou k zobrazení výstupní informace může být sada čtyř sedmisegmentových displejů ovládaných přes posuvný registr CD4094. Pro připojení k počítačové síti má vývojový kit přidán ethernetový převodník. Dále je na DPS přidána virtuální seriová linka pro komunikaci s osobním počítačem.
- Vývojový kit s FPGA Altera je postaven na hradlovém poli řady Cyclone II, typ EP2C35F672C8. Vývojový kit je napájen stabilizovaným stejnosměrným napětím v rozsahu 7-15V. Proudové zatížení napájenícho zdroje minimálně 1A. Jádro a periférie vývojového kitu je napájeno pomocí dvou DC-DC měničů pro napájení periférií (+5 V a +3.3 V) a jednoho lineárního stabilizátoru pro napětí jádra FPGA (+1.2 V). Hradlové pole je možné programovat pomocí JTAG programátoru nebo programátoru EPCS paměti. Jako funkční vstupy/výstupy má vývojový kit k dispozici celkem 4x8 datových vývodů + 8xzem. Vstupů od uživatele má vývojový kit celkem osm - čtyři vstupy jako přepínače a čtyři vstupy jako tlačítka. Pro plnohodnotné zobrazení výstupní informace z FPGA je k dispozici LCD displej 2x16 znaků. Alternativou k zobrazení výstupní informace může být sada čtyř sedmisegmentových displejů ovládaných přes posuvný registr CD4094. Pro připojení k počítačové síti má vývojový kit přidán ethernetový převodník. Dále je na DPS přidána virtuální seriová linka pro komunikaci s osobním počítačem. (cs)
|
| Title
| - The Altera development kit (en)
- Vývojový kit s FPGA Altera
- Vývojový kit s FPGA Altera (cs)
|
| skos:prefLabel
| - The Altera development kit (en)
- Vývojový kit s FPGA Altera
- Vývojový kit s FPGA Altera (cs)
|
| skos:notation
| - RIV/00216275:25530/14:39898474!RIV15-MSM-25530___
|
| http://linked.open...avai/riv/aktivita
| |
| http://linked.open...avai/riv/aktivity
| |
| http://linked.open...vai/riv/dodaniDat
| |
| http://linked.open...aciTvurceVysledku
| |
| http://linked.open.../riv/druhVysledku
| |
| http://linked.open...iv/duvernostUdaju
| |
| http://linked.open...onomickeParametry
| |
| http://linked.open...titaPredkladatele
| |
| http://linked.open...dnocenehoVysledku
| |
| http://linked.open...ai/riv/idVysledku
| - RIV/00216275:25530/14:39898474
|
| http://linked.open...terniIdentifikace
| |
| http://linked.open...riv/jazykVysledku
| |
| http://linked.open...vai/riv/kategorie
| |
| http://linked.open.../riv/klicovaSlova
| - Development kit, Altera (en)
|
| http://linked.open.../riv/klicoveSlovo
| |
| http://linked.open...ontrolniKodProRIV
| |
| http://linked.open.../licencniPoplatek
| |
| http://linked.open...in/vavai/riv/obor
| |
| http://linked.open...ichTvurcuVysledku
| |
| http://linked.open...cetTvurcuVysledku
| |
| http://linked.open...UplatneniVysledku
| |
| http://linked.open...echnickeParametry
| - FPGA Altera - Cyclone II EP2C35F672C8, Etehernet, SDRAM, SRAM, 16x2 LCD displej, 4xsedmisegmentový LCD displej
|
| http://linked.open...iv/tvurceVysledku
| |
| http://linked.open...avai/riv/vlastnik
| |
| http://linked.open...itiJinymSubjektem
| |
| http://localhost/t...ganizacniJednotka
| |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)